咨询问题

求助 关于ZYNQ系列芯片EMIO电平不定态问题咨询
2023-09-01

应用中使用ZYNQ系列XC7Z010-CLG400,想达到如下目的:通过核0的GPIO经EMIO,在PL端管脚控制异或门芯片输入电平,从而达到通过核0控制异或门输出状态的目的。 基本软硬件条件: 1、PL端通过PDUC管脚拉低,设置PL端IO管脚默认电平为高。 2、PL端映射EMIO管脚,未在PL端软件中设置上下拉等管脚状态。也未在外部硬件电路中加外部上拉。 3、顶层设计中,将GPIO55、GPIO56通过EMIO映射到PL端。 出现问题: 调试中发现,在上电后,bit流加载完成后,异或门输出端会出现短时间(10ms左右)的方波输出,且波形无周期规律。随后异或门受控输出。简单说产品上电后,EMIO电平会有短时间的不定态。基于以上问题,单步调试,发现问题出现在bit流加载完成,核0程序GPIO配置完成前这段时间内。 我测试了4套电路板,同样的硬件设计和同样的软件,只有一套电路板出现了以上问题。 想要咨询的问题如下: 1) 出现以上描述故障的原因是什么? 2) 对于ZYNQ系列芯片,在如上应用条件下,EMIO是否会出现不定态? 3) PDUC管脚的作用域是怎样的?在如上应用条件下,问题电路板给人在bit流加载完成后,PDUC管脚所配置的IO管脚上拉状态失效。 4) 核0程序未完成GPIO配置时,其GPIO默认状态是怎样的?

opencl如何在zynq上正确运行
2022-10-25

如何在ZYNQ上运行opencl,我从网站上下载mali的so库,成功将代码编译通过,移植到嵌入式中,运行后出现错误,Failed creating base context during opening of kernel driver.Kernel module may not have been loaded.请问为啥会出现这样的情况,应该如何解决呢?

vivado18.3闪退
2022-09-06

vivado18.3在win11上综合时闪退

VC709 DDR3 MIG IP核创建
2022-07-29

如题,进行IP核创建时,当控制器数量选2时,引脚分配时读取xdc文件没有反应(①控制器数量选1 可以正常读取;②之前控制器数量为2可正常读取)

pcie root端测试
2019-12-02

搭建microblaze控制pcie的工程,怎样操作才能对pcie root进行测试,感谢!

QSPI在ISE中的使用
2019-09-23

QSPI在ISE中的使用过程中在QSPI IP核的设置中不支持选择Spansion厂家的芯片,slave端使用Spansion芯片可以使用吗?

XC7Z020千兆网口数字端电平?
2019-08-30

请问:XC7Z020处理器RGMII模式下,千兆网口的数字信号电平为多少?DATASHEET里有说需要1.8V数字电平,请问RGMII千兆网口数字端电平必须是1.8V吗

核间中断
2018-12-11

核间通讯采用共享内存方式,用核间中断去通知目标cpu,cpu0跑Linux,cpu1裸跑,在linux中如何使用核间中断

VCU1525电源引脚图
2018-10-23

请问VCU1525的8针的电源插头具体管脚定义是怎样的?能直接用CPU供电的8PIN电源插头吗?

Zynq UltraScale+ MPSoC 平台 kernel编译 ex4和gpu编译出错
2018-01-29

我在ubuntu-14.04.5虚拟机上编译贵司Zynq UltraScale+ MPSoC 平台的kernel,使用的是贵司官网上的kernei(网址:https://github.com/Xilinx/linux-xlnx),先后执行make mrproper make ARCH=arm64 CROSS_COMPILE=aarch64-linux-gnu- xilinx_zynqmp_defconfig make ARCH=arm64 CROSS_COMPILE=aarch64-linux-gnu- menuconfig make ARCH=arm64 CROSS_COMPILE=aarch64-linux-gnu- -j4 ,在最后一步时出错,提示: make[2]: *** No rule to make target `fs/ext4/indirect.o', needed by `fs/ext4/ext4.o'. Stop. make[1]: *** [fs/ext4] Error 2 make[1]: *** Waiting for unfinished jobs.... make[3]: *** No rule to make target `drivers/gpu/drm/drm_bufs.o', needed by `drivers/gpu/drm/drm.o'. Stop. make[2]: *** [drivers/gpu/drm] Error 2 make[1]: *** [drivers/gpu] Error 2 make: *** [drivers] Error 2 make: *** Waiting for unfinished jobs.... make: *** [fs] Error 2 ex4和gpu两部分编译出错,这是怎么回事?

共31条 1/4 1 2 3 4 »   

在线咨询

标题:

是否公开

内容:

验证码:

 

最新活动

寻找《xilinx UltraScale™ MPSoC架构》 下载文档有奖
活动时间:2014/3/22-2014/5/22
Xilinx Zynq交流群已开辟
QQ群号:323470211,还有 Xilinx 资深工程师入驻,帮您答疑解惑!!!
ZYNQ论坛互动专区
ZedBoard及ZingBoard开发优秀手记展示,详情进入……