LAN7801

具有RGMII的超高速USB 3.1 Gen 1 转10/100/1000以太网控制器

亮点

- 单芯片超高速（SuperSpeed，SS）USB 3.1 Gen 1转10/100/1000以太网控制器
  - 外部千兆位PHY的RGMII输出
  - 集成10/100/1000以太网MAC（支持全双工）
  - 集成USB 3.1 Gen 1 SS设备控制器和PHY
- 低功耗
  - 符合节能以太网IEEE 802.3az标准
  - 支持LAN唤醒（Wake on LAN，WoL）
- 通过可一次性编程（One Time Programmable，OTP）存储器进行配置
- NetDetach可在连接/移除以太网电缆时自动与USB连接/断开连接
- 通过汽车应用AEC-Q100标准认证

目标应用

- 汽车信息娱乐系统
- 笔记本电脑/平板电脑坞站
- 可拆卸笔记本电脑
- USB端口扩展器
- 独立的USB转以太网适配器
- 嵌入式系统/CE设备
- 机顶盒/录像机
- 测试仪表/工业设备

系统注意事项

- 电源和I/O
  - 多种电源管理功能
  - 12个GPIO
  - 支持总线供电和自供电运行
  - 可变电压I/O电源（1.8V-3.3V）
- 软件支持
  - Windows® 7、8、8.1和10驱动程序
  - Linux®驱动程序
  - Mac® OS驱动程序
  - 支持UEFI
  - 支持PXE
  - Windows行命令OTP/EEPROM编程和测试实用程序
- 封装
  - 符合RoHS标准的无铅64引脚SQFN（9 x 9 mm）
- 环境
  - 商业级温度范围（0°C至+70°C）
  - 汽车级温度范围（-40°C至+85°C）
  - 汽车级扩展温度范围（-40°C至+105°C）

主要优势

- USB 3.1 Gen 1设备控制器
  - 支持SS（5 Gbps）、HS（480 Mbps）和FS（12 Mbps）模式
  - 支持四个端点
  - 支持供应商特定的命令
  - 支持远程唤醒
- 10/100/1000以太网控制器
  - 符合IEEE802.3/802.3u/802.3ab/802.3az标准
    - 支持10BASE-T/100BASE-TX/1000BASE-T
    - 全双工和半双工功能（仅在1000 Mbps速率下支持全双工操作）
  - 控制器模式
    - 支持Microsoft® AOAC（始终在线始终连接）
    - 支持Microsoft NDIS 6.2大量发送卸载
    - 全双工流控制
    - 环回模式
    - 支持IEEE 802.1q VLAN标记
    - 基于VLAN标记的数据包过滤（全部4096个标记）
    - 灵活的地址过滤模式
      - 33个完全匹配（单播或多播）
      - 512位哈希过滤器（适用于多播帧）
      - 通过所有多播帧
      - 混杂单播/多播模式
      - 逆向过滤
      - 通过所有传入帧（包括状态报告）
    - 支持各种统计计数器
    - 支持PME引脚
  - 帧功能
    - 支持32个唤醒帧模式
    - 前导生成和移除
    - 自动32位CRC生成和校验
    - 支持9 KB巨型帧
    - 自动有效负载填充和填充移除
    - 支持Rx/Tx校验和卸载（IPv4、IPv6、TCP、UDP、IGMP、ICMP）
    - 能够添加和移除IEEE 802.1q VLAN标记

© 2017 Microchip Technology Inc.

致 客 户

我们旨在提供最佳文档供客户正确使用 Microchip 产品。为此，我们将不断改进出版物的内容和质量，使之更好地满足您的需求。出版物的质量将随新文档及更新版本的推出而得到提升。

如果您对本出版物有任何问题和建议，请通过电子邮件联系我公司 TRC 经理，电子邮件地址为 **CTRC@microchip.com**。我们期待您的反馈。

最新数据手册

欲获得本数据手册的最新版本，请访问我公司网站：

http://www.microchip.com

查看数据手册中任意一页下边角处的文献编号即可确定其版本。文献编号中紧跟数字串后的字母是版本号，例如：DS30000000A_CN 是文档的 A 版本。

勘误表

现有器件可能带有一份勘误表，描述了实际运行与数据手册中记载内容之间存在的细微差异以及建议的变通方法。一旦我们了解到器件 / 文档存在某些差异时，就会发布勘误表。勘误表上将注明其所适用的硅片版本和文件版本。

欲了解某一器件是否存在勘误表，请通过以下方式之一查询：

- Microchip 网站 **http://www.microchip.com**
- 当地 Microchip 销售办事处 （见最后一页）

在联络销售办事处时，请说明您所使用的器件型号、硅片版本和数据手册版本 （包括文献编号）。

客户通知系统

欲及时获知 Microchip 产品的最新信息，请到我公司网站 **www.microchip.com** 上注册。

© 2017 Microchip Technology Inc.

1.0 前言 4
2.0 简介 9
3.0 引脚说明和配置 10
4.0 电源连接 16
5.0 USB设备控制器 17
6.0 FIFO控制器（FCT） 50
7.0 接收过滤引擎（RFE） 67
8.0 10/100/1000以太网MAC 82
9.0 EEPROM控制器（EEP） 101
10.0 可一次性编程（OTP）存储器 121
11.0 复位 122
12.0 时钟和功耗管理（CPM） 124
13.0 电源管理事件（PME）操作 134
14.0 寄存器说明 138
15.0 工作特性 226
16.0 封装信息 237
17.0 版本历史 240

1.0 前言

1.1 通用术语

表1-1： 通用术语

术语	说明
10BASE-T	10 Mbps以太网，符合IEEE 802.3标准
100BASE-TX	100 Mbps快速以太网，符合IEEE802.3u标准
1000BASE-T	100 Mbps快速以太网，符合IEEE802.3ab标准
ADC	模数转换器
AFE	模拟前端
ALR	地址逻辑解析
AN	自动协商
AOAC	始终在线始终连接
ARP	地址解析协议
BELT	尽力延时容忍
BLW	基线漂移
字节	8位
CPM	时钟及电源管理
CSMA/CD	载波侦听多路访问/冲突检测
CSR	控制和状态寄存器
CTR	计数器
DA	目标地址
DWORD	32位
EC	嵌入式控制器
EEE	节能以太网
EP	USB端点
EPC	EEPROM控制器
FCS	帧校验序列——添加到以太网帧末端的额外校验和字符，用于误差检测和校正。
FCT	FIFO控制器
FIFO	先进先出缓冲区
FS	全速
FSM	有限状态机
FW	固件
GMII	千兆位介质无关接口
GPIO	通用I/O
GPHY	千兆位以太网物理层
主机	外部系统（包括处理器和应用软件等）
HS	高速
HW	硬件。指由数字逻辑实现的功能。
IGMP	Internet组管理协议
入站	指从主机到设备的数据输入
LDO	低压差线性稳压器
电平触发的粘住位	这种类型的状态位会在其表示的条件置为有效时置1。在条件不再为真并通过写入零来清零状态位之前，此位始终保持置1。

© 2017 Microchip Technology Inc.

表1-1： 通用术语（续）

术语	说明
LFPS	低频周期性信号
LFSR	线性反馈移位寄存器
LPM	链路电源管理
lsb	最低有效位
LSB	最低有效字节
LTM	延时容忍报文
MAC	媒体访问控制器
MDI	介质相关接口
MDIX	支持交叉功能的介质相关接口
MEF	多个以太网帧
MII	介质无关接口
MIIM	介质无关接口管理
MIL	MAC接口层
MLD	多播监听发现
MLT-3	多级传输编码（3级）。对于三级编码方法，逻辑电平的变化表示代码位1，同一级别的其余逻辑输出表示代码位0。
msb	最高有效位
MSB	最高有效字节
NRZI	不归零反相。此编码方法会将1的信号反相，并保持0的信号不变
N/A	不适用
NC	无连接
OTP	可一次性编程
OUI	组织惟一标识符
出站	指从设备到主机的数据输出
PCS	物理编码子层
PHY	物理层
PISO	并行输入串行输出
PLL	锁相环
PMD	物理介质相关
PME	电源管理事件
PMIC	电源管理IC
POR	上电复位
PTP	精密时间协议
QWORD	64位
保留	指保留的位字段或地址。除非另外说明，否则对于写操作，保留的位必须始终为零。除非另外说明，否则在读取保留位时无法保证值。除非另外说明，否则请勿对保留的地址进行读或写操作。
RFE	接收过滤引擎
RGMII	精简的千兆位介质无关接口
RMON	远程监控
RMII	精简的介质无关接口
RST	复位
RTC	实时时钟

表1-1： 通用术语（续）

术语	说明
SA	源地址
SCSR	系统控制和状态寄存器
SEF	单个以太网帧
SFD	帧起始分隔符——指示以太网帧前导结束的8位值
SIPO	串行输入并行输出
SMI	串行管理接口
SMNP	简单网络管理协议
SQE	信号质量错误（也称为“心跳”）
SS	超高速
SSD	流起始分隔符
TMII	Turbo介质无关接口
UDP	用户数据报协议——一种运行在IP网络顶层的无连接协议
URX	USB批量输出接收器
USB	通用串行总线
UTX	USB批量输入发送器
UUID	通用惟一标识符
VSM	供应商特定报文
WORD	16位
ZLP	长度为零的USB数据包

© 2017 Microchip Technology Inc.

1.2 缓冲器类型

表1-2： 缓冲器类型

缓冲器类型	说明
VIS	电压可变的施密特触发输入
O8	具有8 mA灌电流和拉电流能力的输出
OD8	具有8 mA灌电流能力的漏极开路输出
O12	具有12 mA灌电流和拉电流能力的输出
OD12	具有12 mA灌电流能力的漏极开路输出
PU	50 µA（典型值）内部上拉。除非引脚说明中另外说明，否则始终使能内部上拉。 **注：** 内部上拉电阻用于防止未连接输入悬空。请勿依靠内部电阻驱动器件外部的信号。连接到必须拉高的负载时，必须添加外部电阻。
PD	50 µA（典型值）内部下拉。除非引脚说明中另外说明，否则始终使能内部下拉。 **注：** 内部下拉电阻用于防止未连接输入悬空。请勿依靠内部电阻驱动器件外部的信号。连接到必须拉低的负载时，必须添加外部电阻。
AI	模拟输入
AIO	双向模拟
ICLK	晶振输入引脚
OCLK	晶振输出引脚
P	电源引脚

1.3 寄存器命名

表1-3： 寄存器命名

寄存器位类型符号	寄存器位说明
R	**读：**可以对具有该属性的寄存器或位进行读操作。
W	**写：**可以对具有该属性的寄存器或位进行写操作。
RO	**只读：**只读。写操作不起作用。
RS	**读取以置1：**此位在进行读操作时置1。
RC	**读取以清零：**内容在进行读操作后清零。写操作不起作用。
WO	**只写：**如果寄存器或位为只写，则读操作会返回未指定的数据。
WC	**写1以清零：**写1可将值清零。写零不起作用。
WAC	**写任意内容以清零：**写任意内容均可将值清零。
LL	**锁存低电平：**读取寄存器时清零。
LH	**锁存高电平：**读取寄存器时清零。
SC	**自清零：**内容在置1后自清零。写零不起作用。内容可被读取。
SS	**自置1：**内容在清零后自置1。写1不起作用。内容可被读取。
RO/LH	**只读，锁存高电平：**具有该属性的位在读取前始终保持为高电平。此位在读取后仍会保持为高电平，但如果消除使该位保持为高电平的条件，该位会变为低电平。如果该位未被读取，则无论高电平条件是否发生变化，该位都保持高电平。
NALR	**不受精简复位影响。**NASR位的状态在精简复位置为有效时不发生更改。
NASR	**不受软件复位影响。**NASR位的状态在软件复位置为有效时不发生更改。
保留	**保留字段：**除非另外说明，否则保留字段必须写入零，以确保未来的兼容性。无法在读取时保证保留位的值。

© 2017 Microchip Technology Inc.

2.0 简介

2.1 概述

LAN7801是一款具有RGMII的高性能USB 3.1 Gen 1转10/100/1000以太网控制器。LAN7801还是一款高性能、高性价比的USB转以太网连接解决方案，其应用十分广泛，从汽车信息娱乐系统/ADAS、笔记本电脑/平板电脑坞站、机顶盒和PVR到USB端口扩展器、USB转以太网适配器、嵌入式系统以及测试仪表，随处可见。

LAN7801包含集成10/100/1000以太网MAC、过滤引擎、USB PHY、超高速USB 3.1 Gen 1设备控制器、TAP控制器、EEPROM控制器和FIFO控制器（具有内部数据包缓冲功能）。

内部USB 3.1 Gen 1设备控制器和USB PHY符合USB 3.1 Gen 1超高速标准。LAN7801可实现控制、中断、批量输入和批量输出USB端点。

以太网控制器符合IEEE 802.3、IEEE 802.3u、IEEE 802.3ab和802.3az（高效节能以太网）标准。还支持ARP和NS卸载。集成RGMII接口支持连接外部RGMII以太网PHY。

这款产品提供多个电源管理功能，包括高效节能以太网（IEEE 802.3az）并支持Microsoft的始终在线始终连接（Always On Always Connected，AOAC）以及“魔术包”、“LAN唤醒”和“链路状态变化”唤醒事件。可将唤醒事件编程为启动USB远程唤醒。支持多达32种不同的AOAC唤醒帧模式以及Microsoft的WPD（完整数据包检测）。

内部EEPROM控制器用于装载各种USB和以太网配置参数。对于没有EEPROM的应用，LAN7801可提供1K字节的OTP存储器，以便在枚举前预装载相同的配置数据。符合IEEE 1149.1标准的集成TAP控制器通过JTAG提供边界扫描功能。

LAN7801提供商业级、汽车级和汽车级扩展温度范围版本。图2-1给出了LAN7801的内部框图。

图2-1：　内部框图



3.0 引脚说明和配置

3.1 引脚分配

图3-1： 引脚分配（俯视图）



注：封装底部的外露焊盘（VSS）必须通过过孔区域连接到地。

注： 当信号名称末尾使用“**_N**”时，表示该信号低电平有效。例如，**RESET_N**表示该复位信号低电平有效。

第3.2节“引脚说明”中引脚说明表的“缓冲器类型”列给出了每个信号的缓冲器类型。第1.2节“缓冲器类型”提供了缓冲器类型的说明。

© 2017 Microchip Technology Inc.

表3-1： 引脚分配

引脚编号	引脚名称	引脚编号	引脚名称
1	**REF_REXT**	33	**DUPLEX**
2	**REF_FILT**	34	**NC**
3	**VDDVARIO**	35	**GPIO4**
4	**TXD3**	36	**PME_MODE/GPIO5**
5	**TXD2**	37	**VDD12A**
6	**TXD1**	38	**USB2_DP**
7	**VDDVARIO**	39	**USB2_DM**
8	**TXD0**	40	**USB3_TXDP**
9	**TX_CTL**	41	**USB3_TXDM**
10	**TXC**	42	**VDD12A**
11	**VDDVARIO**	43	**USB3_RXDP**
12	**RXC**	44	**USB3_RXDM**
13	**RX_CTL**	45	**PME_N/GPIO6**
14	**RXD0**	46	**TEST**
15	**RXD1**	47	**RESET_N/PME_CLEAR**
16	**RXD2**	48	**VDDVARIO**
17	**RXD3**	49	**USBRBIAS**
18	**VDDVARIO**	50	**VDD33A**
19	**CLK125**	51	**VDDVARIO**
20	**VDD12_SW_OUT**	52	**XI**
21	**VDD_SW_IN**	53	**XO**
22	**VDD12_SW_FB**	54	**VDD12CORE**
23	**EECS/GPIO0**	55	**MDIO**
24	**EEDI/GPIO1**	56	**MDC**
25	**EEDO/GPIO2**	57	**TDI/GPIO7**
26	**EECLK/GPIO3**	58	**TCK/GPIO8**
27	**VDDVARIO**	59	**TMS/GPIO9**
28	**VDD12CORE**	60	**TDO/GPIO10**
29	**VBUS_DET**	61	**REFCLK_25/GPIO11**
30	**SUSPEND_N**	62	**VDD12A**
31	**PHY_INT_N**	63	**VDD25_REG_OUT**
32	**PHY_RESET_N**	64	**VDD33_REG_IN**
外露焊盘（**VSS**）必须接地			

3.2 引脚说明

表3-2： 引脚说明

名称	符号	缓冲器类型	说明
RGMII引脚			
发送数据	**TXD[3:0]**	VIS/O12	MAC使用这些信号将数据发送至外部PHY。
RGMII发送时钟	**TXC**	VIS/O12	用于将MAC中的数据锁存至PHY中。 1000BASE-T：125 MHz 100BASE-TX：25 MHz 10BASE-T：2.5 MHz
发送控制	**TX_CTL**	VIS/O12	指示发送数据使能（TXEN）和发送错误（TXER）功能（符合RGMII规范）。指示是否存在有效发送数据和控制信号。
接收数据	**RXD[3:0]**	VIS/O12	外部PHY使用这些信号将数据传输至MAC。
RGMII接收时钟	**RXC**	VIS/O12	用于将外部PHY中的数据传输至MAC。 1000BASE-T：125 MHz 100BASE-TX：25 MHz 10BASE-T：2.5 MHz
接收控制	**RX_CTL**	VIS/O12	指示接收数据有效（RXDV）和接收错误（RXER）功能（符合RGMII规范）。指示是否存在有效接收数据和载波监听。
串行管理接口（Serial Management Interface，SMI）引脚			
SMI时钟	**MDC**	VIS（PD）	串行管理接口时钟
SMI数据输入/输出	**MDIO**	VIS/VO8（PU）	串行管理接口数据输入/输出
USB引脚			
USB 3.1 Gen 1 DPLUS TX	**USB3_TXDP**	AIO	超高速USB发送数据（+）。
USB 3.1 Gen 1 DMINUS TX	**USB3_TXDM**	AIO	超高速USB发送数据（-）。
USB 3.1 Gen 1 DPLUS RX	**USB3_RXDP**	AIO	超高速USB接收数据（+）。
USB 3.1 Gen 1 DMINUS RX	**USB3_RXDM**	AIO	超高速USB接收数据（-）。
USB 2.0 DPLUS	**USB2_DP**	AIO	高速USB数据（+）。
USB 2.0 DMINUS	**USB2_DM**	AIO	高速USB数据（-）。
外部USB偏置电阻	**USBRBIAS**	AI	用于设置高速发送电流大小和片上端接阻抗。通过外部12K 1.0%电阻接地。

© 2017 Microchip Technology Inc.

表3-2： 引脚说明（续）

名称	符号	缓冲器类型	说明
其他引脚			
检测上行VBUS电源	**VBUS_DET**	VIS（PD）	检测上行总线电源的状态。 对于总线供电的工作模式，此引脚必须连接至**VDD33A**。更多信息，请参见第4.0节“电源连接”。
PME	**PME_N**	O8/OD8	该引脚用于在PME工作模式生效时发出PME信号。
PME模式选择	**PME_MODE**	VIS	该引脚在PME工作模式生效时用作PME模式选择输入。
PME清零	**PME_CLEAR**	VIS	该引脚在PME工作模式生效时可用作PME清零输入。
USB暂停	**SUSPEND_N**	O12	器件处于第12.3节“暂停状态”定义的暂停状态之一时该引脚会置为有效。 例如，该引脚可配置为在器件处于SUSPEND2状态时，将外部开关置于低功耗状态。
通用I/O 0-11	**GPIO[0:11]**	VIS/O8/OD8（PU）	这些通用I/O引脚均可完全编程为推挽式输出、漏极开路输出或施密特触发输入。可选择使能可编程上拉。
25 MHz参考时钟	**REFCLK_25**	O12	25 MHz参考时钟输出，用作外部伙伴千兆位以太网PHY的参考。
125 MHz时钟输入	**CLK125**	VIS	125 MHz时钟输入，用于生成RGMII TX时钟。
双工模式	**DUPLEX**	VIS	双工模式。该信号用于连接外部伙伴PHY的双工模式输出。置为有效时，伙伴PHY将处于全双工模式。 如果伙伴PHY无双工输出信号，则建议将该信号连接至**VDD**以强制进行全双工操作。
外部参考滤波器	**REF_FILT**	AI	外部参考滤波器。通过外部1 µF电容接地。
外部参考电阻	**REF_REXT**	AI	外部参考电阻。通过外部2K 1.0%电阻接地。
PHY中断	**PHY_INT_N**	VIS	外部以太网PHY的中断输入。
PHY复位	**PHY_RESET_N**	O12	复位外部以太网PHY。
系统复位	**RESET_N**	VIS	系统复位。该引脚为低电平有效。 如果该信号未使用，则必须将其上拉至VDD。
测试引脚	**TEST**	VIS	测试引脚。该引脚仅限内部使用，并且必须接地以确保正常工作。
无连接	**NC**	-	无连接。为确保正常工作，请勿连接该引脚。
EEPROM			
EEPROM片选	**EECS**	O12	该引脚驱动外部EEPROM的片选输出。
EEPROM数据输入	**EEDI**	VIS	该引脚由外部EEPROM的EEDO输出驱动。

表3-2： 引脚说明（续）

名称	符号	缓冲器类型	说明
EEPROM数据输出	**EEDO**	O12	该引脚驱动外部EEPROM的EEDI输入。
EEPROM时钟	**EECLK**	O12	该引脚驱动外部EEPROM的EEPROM时钟。
JTAG			
JTAG 测试模式选择	**TMS**	VIS	JTAG测试模式选择。
JTAG 测试时钟	**TCK**	VIS	JTAG测试时钟。 该时钟的最大工作频率是系统时钟的一半。
JTAG 测试数据输入	**TDI**	VIS	JTAG数据输入。
JTAG 测试数据输出	**TDO**	O12	JTAG数据输出。
时钟接口			
晶振输入	**XI**	ICLK	外部25 MHz晶振输入。 **注：** 该引脚还可由单端时钟振荡器驱动。如果使用该方法，不得连接XO。
晶振输出	**XO**	OCLK	外部25 MHz晶振输出。
I/O电源引脚、内核电源引脚和接地焊盘			
可变I/O电源输入	**VDDVARIO**	P	+1.8V至+3.3V可变I/O电源。 有关连接信息，请参见第4.0节“电源连接”（第16页）。
+3.3V模拟电源输入	**VDD33A**	P	USB 2.0 AFE的+3.3V模拟电源。 有关连接信息，请参见第4.0节“电源连接”（第16页）。
+1.2V以太网端口 电源输入	**VDD12A**	P	USB PLL/AFE的+1.2V模拟电源输入。 有关连接信息，请参见第4.0节“电源连接”（第16页）。
+1.2V数字内核 电源输入	**VDD12CORE**	P	+1.2V数字内核电源输入。 有关连接信息，请参见第4.0节“电源连接”（第16页）。
+3.3V LDO 输入电压	**VDD33_REG_IN**	P	集成LDO的+3.3V电源输入。 有关连接信息，请参见第4.0节“电源连接”（第16页）。
+2.5V LDO输出	**VDD25_REG_OUT**	P	集成LDO的+2.5V电源输出。 有关连接信息，请参见第4.0节“电源连接”（第16页）。
开关输入电压	**VDD_SW_IN**	P	开关稳压器的+3.3V输入电压。 有关连接信息，请参见第4.0节“电源连接”（第16页）。

© 2017 Microchip Technology Inc.

表3-2： 引脚说明（续）

名称	符号	缓冲器类型	说明
开关反馈	**VDD12_SW_FB**	P	集成开关稳压器的反馈引脚。 有关连接信息，请参见第4.0节“电源连接”（第16页）。 **注：** 要禁止开关，请将该引脚连接至**VDD_SW_IN**。
+1.2V开关输出电压	**VDD12_SW_OUT**	P	开关稳压器的+1.2V电源输出电压。 有关连接信息，请参见第4.0节“电源连接”（第16页）。
地	**VSS**	P	公共接地端

4.0 电源连接

图4-1给出了典型应用中的器件电源连接。更多信息，请参见器件参考原理图。有关引脚的更多信息，请参见第3.0节“引脚说明和配置”（第10页）。

图4-1： 电源连接图



注：	对于3.3V I/O工作模式，**VDDVARIO**和+3.3V电源可连接在一起。 要禁止内部开关，请将**VDD12_SW_FB**引脚连接至3.30V并确保所有**VDD12**轨均连接至1.20V外部电源。

© 2017 Microchip Technology Inc.

5.0 USB设备控制器

5.1 概述

USB功能包含五个主要部分：USB PHY、UDC（USB设备控制器）、URX（USB批量输出接收器）、UTX（USB批量输入发送器）和CTL（USB控制模块）。

UDC配置为支持一个配置、一个接口、一个备用设置和四个端点。该器件不支持数据流。URX和UTX分别用于实现批量输出和批量输入端点。CTL用于管理控制和中断端点。

每个USB控制器端点均为单向，偶数编号的端点处理OUT方向的事务（来自主机，实际为送至设备的RX），奇数编号的端点处理IN方向的事务（送至主机，实际为来自设备的TX）。

UDC端点编号从0开始递增。端点编号不会被跳过，并且存在到USB端点编号的固定映射。相应的USB端点通过将UDC端点编号除以2（不进位舍入）获得。例如，单向端点0表示USB OUT端点0，单向端点1对应于USB IN端点0。

设备USB端点到UDC端点的映射如表5-1所示。从表中可知，UDC中有一个IN端点和两个OUT端点未使用。

表5-1： 设备到UDC的端点映射

端点功能	USB端点数
控制输出	0
控制输入	0
未用	NA
批量输入	1
批量输出	2
未用	NA
未用	NA
中断输入	3

5.2 控制端点

控制端点由CTL（USB控制）模块处理。CTL模块负责处理标准USB请求以及USB供应商命令。UDC不处理USB命令。这些命令被传送给CTL来完成。

5.2.1 USB标准命令处理

本节列出了支持的USB标准设备请求。USB 2.0和3.1 Gen 1规范的第9.3节介绍了设备请求的基本格式，第9.4节介绍了标准设备请求。下面给出了有效参数值。

根据USB规范，如果对USB设备做出不受支持的或无效的请求，则设备会通过在请求的数据或状态阶段返回STALL来响应。接收不受支持的或无效的请求不会使控制管道的可选暂停功能置1。

对于支持的每个请求，USB规范均提供了有关各个配置状态下设备行为的详细信息以及会返回请求错误的条件的详细信息。某些请求会影响硬件的状态。USB 3.1 Gen 1规范的表9-9列出了会影响各个参数的事件。

为实现Get Descriptor命令，CTL管理了一个128x32描述符RAM。在系统复位后，RAM的内容通过EEPROM或OTP进行初始化。描述符RAM还可由设备驱动程序编程为支持无EEPROM模式。

表5-2： 字符串描述符索引映射

索引	字符串名称
0	语言ID
1	制造商ID
2	产品ID
3	序列号
4	配置字符串
5	接口字符串

UDC解码Get Descriptor命令时，会向CTL传送一个指针。CTL将使用该指针确定命令的具体内容及其填充方式。

5.2.1.1 Clear Feature

对于USB 2.0（HS和FS）和USB 3.1 Gen 1（SS）模式，该请求有所不同。

5.2.1.1.1 USB 2.0

bmRequestType——00h表示设备，01h表示接口，02h表示端点。

wValue——指定功能，1=Device_Remote_Wakeup，0=Endpoint_Halt。

wIndex——选择设备时始终为0，选择接口时用于指定接口编号（始终为0），或者，选择端点时用于指定方向/端点编号（0、80h、81h、82h或83h）。

ClearFeature（Endpoint_Halt）请求会针对指定的端点将USB 2.0数据翻转清零。

5.2.1.1.2 USB 3.1 Gen 1

bmRequestType——00h表示设备，01h表示接口，02h表示端点。

wValue——指定功能，0=Endpoint_Halt（针对端点），0=Function_Suspend（针对接口），48=U1_Enable，49=U2_Enable，50=LTM_Enable。

wIndex——选择设备时始终为0，选择接口时用于指定接口编号（始终为0），或者，选择端点时用于指定方向/端点编号（0、80h、81h、82h或83h）。

ClearFeature（Endpoint_Halt）请求会针对指定端点复位USB 3.1 Gen 1序列号。

5.2.1.2 Get Configuration

根据USB规范，所有参数均固定。

5.2.1.3 Get Descriptor

wValue——高字节用于选择描述符类型。该命令支持的描述符如下：1=设备，2=配置（包括接口、端点描述符和端点伙伴描述符（USB 2.1 LPM/USB 3.1 Gen 1）），3=字符串，6=设备限定符（HS/FS），7=其他速度配置（USB 2.0），15=BOS（仅限USB 3.1 Gen 1）。低字节用于选择描述符索引，必须为0。

> **注：** 直接访问接口、端点和端点伙伴（USB 2.1 LPM/USB 3.1 Gen 1）描述符不受此命令支持，将导致USB停止。仅访问USB 3.1 Gen 1描述符（在USB 2.0模式下）以及访问HS和FS描述符（在USB 3.1 Gen 1模式下）不受该命令支持，将导致USB停止。

wIndex——对于字符串描述符用于指定语言ID，对于其他描述符则为0。

© 2017 Microchip Technology Inc.

wLength——用于指定要返回的字节数。如果描述符长于wLength字段，则仅返回描述符的初始字节。如果描述符短于wLength字段，则在请求更多数据时，器件将通过发送短数据包指示控制传输结束。短数据包被定义为小于最大有效负载大小的数据包或长度为零的数据包。

5.2.1.4 Get Interface

wIndex——用于指定接口，对于此器件，始终为0。

5.2.1.5 Get Status

bmRequestType——00h表示设备，01h表示接口，02h表示端点。

wIndex——选择设备时始终为0，选择接口时用于指定接口编号（始终为0），或者，选择端点时用于指定方向/端点编号（0、80h、81h、82h或83h）。

注：	在USB 3.1 Gen 1（SS）模式下，仅wIndex的低字节用于端点编号。 对于USB 2.0（FS和HS）以及USB 3.1 Gen 1（SS）模式，返回的设备数据有所不同，在USB 3.1 Gen 1模式下，还返回LTM使能、U2已使能和U1已使能。此外，远程唤醒字段保留，对于USB 3.1 Gen 1（SS）模式，必须返回0。 对于USB 2.0（FS和HS）以及USB 3.1 Gen 1（SS）模式，返回的第一个接口数据有所不同，在USB 3.1 Gen 1（SS）模式下，还返回功能远程唤醒以及远程唤醒能力。

注：	硬件配置寄存器（HW_CFG）的供电方法（PWR_SEL）用作自供电位（D0）的来源。

5.2.1.6 Set Address

wValue——用于指定新设备地址。

根据USB规范，在该请求的状态阶段成功完成之前，USB设备不会更改其设备地址。这是该请求与所有其他请求之间的差异。对于所有其他请求，指示的操作必须在状态阶段之前完成。

5.2.1.7 Set Configuration

wValue——低字节用于指定配置值。

设备仅支持一个配置。值1将设备置于已配置状态，而值0将设备置于寻址状态。

在接收到该请求并给出有效配置值的响应后，*所有*端点的暂停功能均会被复位。

在接收到该请求并给出有效配置值的响应后，*所有*端点的USB 2.0数据翻转和USB 3.1 Gen 1序列号均会被初始化。

5.2.1.8 Set Descriptor

该可选请求不受支持，设备会通过返回STALL来响应。

5.2.1.9 Set Feature

对于USB 2.0（HS和FS）和USB 3.1 Gen 1（SS）模式，该请求有所不同。

5.2.1.9.1 USB 2.0

bmRequestType——00h表示设备，01h表示接口，02h表示端点。

wValue——指定功能，1=Device_Remote_Wakeup，2=device Test_Mode，0=Endpoint_Halt。

注：	对于端点0，不会实现Endpoint_Halt。

wIndex——选择接口时用于指定接口编号（始终为0），或者，选择端点时用于指定方向/端点编号（81h、82h或83h）。如果选择设备，则该字段始终为0，除非通过wValue选择设备Test_Mode，在这种情况下，高字节表示测试选择器，低字节为0。

5.2.1.9.2 USB 3.1 Gen 1

bmRequestType——00h表示设备，01h表示接口，02h表示端点。

wValue——指定功能，0=Endpoint_Halt（针对端点），0=Function_Suspend（针对接口），48=U1_Enable，49=U2_Enable，50=LTM_Enable。

注：	对于端点0，不会实现Endpoint_Halt。

wIndex——选择端点时，低字节指定方向/端点编号（81h、82h或83h）；选择设备时，该字段始终为0；选择接口时，低字节指定接口（始终为0）。对于Function_Suspend功能，高字节指定暂停选项。Bit 0 = 低功耗暂停状态，bit 1 = 功能远程唤醒使能。

5.2.1.10 Set Interface

wValue——指定备用设置（必须为0）。

wIndex——指定接口（始终为0）。

设备仅支持一个接口和一个设置。如果在接口并非00h的情况下发出命令，则设备会通过请求错误进行响应。如果在接口设置为00h但备用设置并非00h的情况下发出命令，则设备会通过STALL进行响应。

在接收到该请求并给出有效接口和备用设置值的响应后，*所有*端点的暂停功能均会被复位。

在接收到该请求并给出有效接口和备用设置值的响应后，*所有*端点的USB 2.0数据翻转和USB 3.1 Gen 1序列号均会被初始化。

5.2.1.11 Set Isochronous Delay

根据USB 3.1 Gen 1规范，所有参数均固定。

即使无同步端点，设备也必须接受该请求，然后将其丢弃。

注：	该命令仅受USB 3.1 Gen 1支持。未工作在超高速模式下时，设备会停止该请求。

5.2.1.12 Set SEL

根据USB 3.1 Gen 1规范，所有参数均固定。

设备接受该命令。U1退出延时寄存器（U1_LATENCY）和U2退出延时寄存器（U2_LATENCY）会相应地更新。USB状态寄存器（USB_STATUS）中的SET选择（SET_SEL）以及中断状态寄存器（INT_STS）中的USB状态中断（USB_STS_INT）也会被置为有效。USB_STS_INT也会在中断EP中置为有效（配置时）。

注：	该命令仅受USB 3.1 Gen 1支持。未工作在超高速模式下时，设备会停止该命令。

© 2017 Microchip Technology Inc.

5.2.1.13 Sync Frame

该设备中无同步端点。设备将以Stall响应该请求。

5.2.2 USB供应商命令

设备实现了多个供应商特定的命令，以直接访问CSR并有效地收集统计信息。地址字段所使用的存储器映射在表14-1“存储器映射”（第138页）中定义。

5.2.2.1 Write命令

该命令允许主机对存储单元进行写操作。不支持突发写操作。所有写操作均为32位。

表5-3： WRITE设置阶段的格式

偏移量	字段	值
0h	bmRequestType	40h
1h	bRequest	A0h
2h	wValue	00h
4h	wIndex	{地址[12:0]}
6h	wLength	04h

表5-4： WRITE数据阶段的格式

偏移量	字段
0h	寄存器写数据[31:0]

5.2.2.2 Read命令

该命令允许主机对存储单元进行读操作。不支持突发读操作。所有读操作均返回32位。

表5-5： READ设置阶段的格式

偏移量	字段	值
0h	bmRequestType	C0h
1h	bRequest	A1h
2h	wValue	00h
4h	wIndex	{地址[12:0]}
6h	wLength	04h

表5-6： READ数据阶段的格式

偏移量	字段
0h	寄存器读数据[31:0]

5.2.2.3 Get Statistics命令

Get Statistics命令返回RX和TX统计信息计数器的全部内容。满足命令请求时统计信息计数器为快照。统计信息计数器计满返回。

注： 设备暂停时，TX统计信息计数器不受为响应NS/ARP请求而发送的帧的影响。

良好字节和已接收帧计数器将对提供给主机的所有帧进行计数。如果FIFO控制器RX FIFO控制寄存器（FCT_RX_CTL）的存储不良帧置1，则还会对接收到的所有不良帧进行计数。

统计信息计数器由所有复位事件（包括LRST）清零。

表5-7： GET STATISTICS设置阶段的格式

偏移量	字段	值
0h	bmRequestType	C0h
1h	bRequest	A2h
2h	wValue	00h
4h	wIndex	00h
6h	wLength	BCh

表5-8： GET STATISTICS数据阶段的格式

偏移量	字段
00h	RX FCS错误
04h	RX对齐错误
08h	RX片段错误
0Ch	RX Jabber错误
10h	RX帧过小错误
14h	RX帧过大错误
18h	RX丢弃帧
1Ch	RX单播字节计数
20h	RX广播字节计数
24h	RX多播字节计数
28h	RX单播帧
2Ch	RX广播帧
30h	RX多播帧
34h	RX暂停帧
38h	RX 64字节帧
3Ch	RX 65-127字节帧

© 2017 Microchip Technology Inc.

表5-8： GET STATISTICS数据阶段的格式（续）

偏移量	字段
40h	RX 128-255字节帧
44h	RX 256-511字节帧
48h	RX 512-1023字节帧
4Ch	RX 1024-1518字节帧
50h	RX 1518以上字节帧
54h	EEE RX LPI转换
58h	EEE RX LPI时间
5Ch	TX FCS错误
60h	TX延时过长错误
64h	TX载波错误
68h	TX不良字节计数
6Ch	TX单次冲突
70h	TX多次冲突
74h	TX过量冲突
78h	TX迟冲突
7Ch	TX单播字节计数
80h	TX广播字节计数
84h	TX多播字节计数
88h	TX单播帧
8Ch	TX广播帧
90h	TX多播帧
94h	TX暂停帧
98h	TX 64字节帧
9Ch	TX 65-127字节帧
A0h	TX 128-255字节帧
A4h	TX 256-511字节帧
A8h	TX 512-1023字节帧
ACh	TX 1024-1518字节帧
B0h	TX 1518以上字节帧
B4h	EEE TX LPI转换
B8h	EEE TX LPI时间

表5-9： 统计信息计数器定义

名称	说明	大小（位）
RX FCS错误	接收到的具有CRC-32错误或RX错误的帧的数量。 注： 如果帧具有Jabber错误和FCS错误，则只有RX Jabber错误计数器会递增。 注： 如果帧的长度小于64个字节并且具有FCS错误，则只有RX片段错误计数器会递增。	20
RX对齐错误	接收到的具有对齐错误的RX帧的数量。	20
RX片段错误	接收到的大小小于64个字节且具有FCS错误或RX错误的帧的数量。 注： 如果帧的长度小于64个字节并且具有FCS错误，则只有RX片段错误计数器会递增。	20
RX Jabber错误	接收到的长度大于最大帧大小（MAX_SIZE）且具有FCS错误或RX错误的帧的数量。 注： 存在附加位不会触发jabber错误。触发jabber错误需要接收到比最大帧大小（MAX_SIZE）所指定的值至少多一个完整字节的值。 注： 如果帧具有Jabber错误和FCS错误，则只有RX Jabber错误计数器会递增。	20
RX帧过小错误	接收到的长度小于64个字节的帧的数量。帧中未检测到其他错误。	20
RX帧过大错误	接收到的长度大于编程的最大以太网帧大小（MAC接收寄存器（MAC_RX）的最大帧大小（MAX_SIZE）字段）的帧的数量。帧中未检测到其他错误。 注： 对于单一VLAN标记，VLAN帧大小强制（Frame Size Enforcement，FSE）位允许最大合法大小递增4个字节；对于堆叠的VLAN标记，则允许递增8个字节。 注： MAC确定在类型字段等于8100h或等于在VLAN类型寄存器（VLAN_TYPE）中编程的值时是否存在VLAN标记。 注： 存在附加位不会触发过大错误。触发过大错误需要接收到比最大帧大小（MAX_SIZE）所指定的值至少多一个完整字节的值。	20
RX丢弃帧	FCT因RX FIFO空间不足而丢弃的RX帧的数量。 注： 如果要丢弃的帧具有以太网错误，则会在相关不良帧计数器中进行计数。只有在FIFO控制器RX FIFO控制寄存器（FCT_RX_CTL）的存储不良帧置1时，RX丢弃帧计数器才会针对有错误的帧递增计数。	20

© 2017 Microchip Technology Inc.

表5-9： 统计信息计数器定义（续）

名称	说明	大小（位）
RX单播字节计数	从单播帧接收到的无错误字节的总数。 此计数器不会对地址过滤失败的帧进行计数。不会对按转发暂停帧（FPF）过滤的暂停帧进行计数。不会对因FIFO溢出而丢弃的帧进行计数。 注： 如果接收过滤引擎控制寄存器（RFE_CTL）的使能 VLAN标记移除位置1，则各个帧的字节计数不包括VLAN TAG和VID。如果MAC接收寄存器（MAC_RX）的FCS移除位置1，则不包括FCS。	32
RX广播字节计数	从广播帧接收到的无错误字节的总数。 如果接受广播（AB）帧位被置为无效，则该计数器不会对接收到的广播帧进行计数。不会对因FIFO溢出而丢弃的帧进行计数。 注： 如果接收过滤引擎控制寄存器（RFE_CTL）的使能 VLAN标记移除位置1，则各个帧的字节计数不包括VLAN TAG和VID。如果MAC接收寄存器（MAC_RX）的FCS移除位置1，则不包括FCS。	32
RX多播字节计数	从多播帧接收到的无错误字节的总数。 此计数器不会对地址过滤失败的帧进行计数。不会对按转发暂停帧（FPF）过滤的暂停帧进行计数。不会对因FIFO溢出而丢弃的帧进行计数。 注： 如果接收过滤引擎控制寄存器（RFE_CTL）的使能 VLAN标记移除位置1，则各个帧的字节计数不包括VLAN TAG和VID。如果MAC接收寄存器（MAC_RX）的FCS移除位置1，则不包括FCS。	32
RX单播帧	接收到的无错误单播帧的数量。 此计数器不会对地址过滤失败的帧进行计数。不会对按转发暂停帧（FPF）过滤的暂停帧进行计数。不会对因FIFO溢出而丢弃的帧进行计数。	20
RX广播帧	接收到的无错误广播帧的数量。 如果接受广播（AB）帧位被置为无效，则该计数器不会对接收到的广播帧进行计数。不会对因FIFO溢出而丢弃的帧进行计数。	20
RX多播帧	接收到的无错误多播帧的数量。 此计数器不会对地址过滤失败的帧进行计数。不会对按转发暂停帧（FPF）过滤的暂停帧进行计数。不会对因FIFO溢出而丢弃的帧进行计数。	20
RX暂停帧	接收到的无错误暂停帧的数量。 注： 此计数器会对地址过滤失败的暂停帧进行记录。	20

表5-9： 统计信息计数器定义（续）

名称	说明	大小（位）
RX 64字节帧	接收到的长度为64字节且无错误的帧的数量。 此计数器不会对地址过滤失败的帧进行计数。不会对按转发暂停帧（FPF）过滤的暂停帧进行计数。不会对因FIFO溢出而丢弃的帧进行计数。	20
RX 65-127字节帧	接收到的长度介于65字节到127字节之间且无错误的帧的数量。 此计数器不会对地址过滤失败的帧进行计数。不会对因FIFO溢出而丢弃的帧进行计数。	20
RX 128-255字节帧	接收到的长度介于128字节到255字节之间且无错误的帧的数量。 此计数器不会对地址过滤失败的帧进行计数。不会对因FIFO溢出而丢弃的帧进行计数。	20
RX 256-511字节帧	接收到的长度介于256字节到511字节之间且无错误的帧的数量。 此计数器不会对地址过滤失败的帧进行计数。不会对因FIFO溢出而丢弃的帧进行计数。	20
RX 512-1023字节帧	接收到的长度介于512字节到1023字节之间且无错误的帧的数量。 此计数器不会对地址过滤失败的帧进行计数。不会对因FIFO溢出而丢弃的帧进行计数。	20
RX 1024-1518字节帧	接收到的长度介于1024字节到1518字节之间且无错误的帧的数量。 此计数器不会对地址过滤失败的帧进行计数。不会对因FIFO溢出而丢弃的帧进行计数。	20
RX 1518以上字节帧	接收到的长度大于1518字节且无错误的帧的数量。 此计数器不会对地址过滤失败的帧进行计数。不会对因FIFO溢出而丢弃的帧进行计数。	20
EEE RX LPI转换	PHY的LPI指示从置为无效切换到置为有效的次数。 如果MAC控制寄存器（MAC_CR）的节能以太网使能（EEEEN）为低电平，则该计数器将复位。 工作在SUSPEND0、SUSPEND3和正常配置功耗状态下时需要该计数器。	32
EEE RX LPI时间	PHY指示LPI的时间（单位为微秒）。 如果MAC控制寄存器（MAC_CR）的节能以太网使能（EEEEN）为低电平，则该计数器将复位。 工作在SUSPEND0、SUSPEND3和正常配置功耗状态下时需要该计数器。	32
TX FCS错误	发送的具有FCS错误的帧的数量。可通过将不良FCS（Bad FCS，BFCS）位置1强制MAC发送具有FCS错误的帧。	20

© 2017 Microchip Technology Inc.

表5-9： 统计信息计数器定义（续）

名称	说明	大小（位）
TX延时过长错误	延时过长的帧的数量。帧的延时已超出双倍最大帧时间加上16个字节时间。最大帧长由MAC接收寄存器（MAC_RX）的最大帧大小（MAX_SIZE）定义。 注： 延时不会累加。如果发送器的延时为10,000位时间，则会发生发送、冲突和后退，之后必须在完成后退后再次延时，延时定时器会复位为0并重启。 注： 考虑到可能有两个VLAN标记，需留出16字节的裕量。	20
TX载波错误	在传输期间出现载波监听错误的帧的数量。该错误是因不存在载波或载波丢失引起的。	20
TX不良字节计数	在错误传输期间发送的字节的总数。	32
TX单次冲突	出现单次冲突后成功发送的帧的数量。	20
TX多次冲突	出现多次冲突后成功发送的帧的数量。	20
TX过量冲突	因冲突过量而被中止的发送帧的数量。 注： 16次冲突会导致冲突过量。	20
TX迟冲突	因迟冲突而被中止的发送帧的数量。	20
TX单播字节计数	由单播帧发送的无错误的总字节数。 该计数器不会对流控制帧进行计数。不会对作为部分数据包发送（半双工冲突）的一部分发送的字节进行计数。	32
TX广播字节计数	由广播帧发送的无错误的总字节数。 该计数器不会对流控制帧进行计数。不会对作为部分数据包发送（半双工冲突）的一部分发送的字节进行计数。	32
TX多播字节计数	由多播帧发送的无错误的总字节数。 该计数器不会对流控制帧进行计数。不会对作为部分数据包发送（半双工冲突）的一部分发送的字节进行计数。	32
TX单播帧	发送的无错误单播TX帧的数量。 该计数器不会对流控制帧进行计数。	20
TX广播帧	发送的无错误广播TX帧的数量。 该计数器不会对流控制帧进行计数。	20
TX多播帧	发送的无错误多播TX帧的数量。 该计数器不会对流控制帧进行计数。	20
TX暂停帧	成功发送的暂停帧的数量。	20

表5-9： 统计信息计数器定义（续）

名称	说明	大小（位）
TX 64字节帧	发送的长度为64字节且无错误的帧的数量。 该计数器不会对流控制帧进行计数。不会对作为部分数据包发送（半双工冲突）的一部分发送的帧进行计数。	20
TX 65-127字节帧	发送的长度介于65字节到127字节之间且无错误的帧的数量。 不会对作为部分数据包发送（半双工冲突）的一部分发送的帧进行计数。	20
TX 128-255字节帧	发送的长度介于128字节到255字节之间且无错误的帧的数量。 不会对作为部分数据包发送（半双工冲突）的一部分发送的帧进行计数。	20
TX 256-511字节帧	发送的长度介于256字节到511字节之间且无错误的帧的数量。 不会对作为部分数据包发送（半双工冲突）的一部分发送的帧进行计数。	20
TX 512-1023字节帧	发送的长度介于512字节到1023字节之间且无错误的帧的数量。 不会对作为部分数据包发送（半双工冲突）的一部分发送的帧进行计数。	20
TX 1024-1518字节帧	发送的长度介于1024字节到1518字节之间且无错误的帧的数量。 不会对作为部分数据包发送（半双工冲突）的一部分发送的帧进行计数。	20
TX 1518以上字节帧	发送的长度大于1518字节且无错误的帧的数量。 不会对作为部分数据包发送（半双工冲突）的一部分发送的帧进行计数。	20
EEE TX LPI转换	对PHY的LPI请求从置为无效切换到置为有效的次数。 如果MAC控制寄存器（MAC_CR）的节能以太网使能（EEEEN）为低电平，则该计数器将复位。 工作在SUSPEND0、SUSPEND3和正常配置功耗状态下时需要该计数器。	32
EEE TX LPI时间	请求PHY发送LPI的时间（单位为微秒）。 如果MAC控制寄存器（MAC_CR）的节能以太网使能（EEEEN）为低电平，则该计数器将复位。 工作在SUSPEND0、SUSPEND3和正常配置功耗状态下时需要该计数器。	32

© 2017 Microchip Technology Inc.

5.2.3 描述符RAM

控制端点可操作内部描述符RAM，此RAM用于存储设备的各种配置（包括USB描述符）。通常，描述符RAM通过外部EEPROM或集成OTP进行装载。不过，还存在一种机制，即无EEPROM模式，该模式允许主机软件直接配置描述符RAM。第9.6节“无EEPROM的自定义操作”对此进行了介绍。第9.6.3节“描述符RAM初始化”对描述符RAM格式进行了讨论。

控制端点会先通过成功识别EEPROM签名评估是否存在外部EEPROM。如果存在EEPROM，则应使用它将内容装入描述符RAM。

如果不存在EEPROM，则控制端点会考虑是否配置了OTP。如果已配置OTP，则应使用它装载描述符RAM。

如果不存在EEPROM并且未配置OTP，则控制端点应使用CSR和EEPROM默认值（如第9.5节“EEPROM默认值”中定义）来配置设备。

无EEPROM操作可由主机软件调用。该模式的优先级应高于外部EEPROM或配置的OTP。第9.6节“无EEPROM的自定义操作”对该模式进行了介绍。

5.3 批量输入端点

批量输入端点由UTX（USB批量输入发送器）进行控制。UTX负责将以太网数据封装到USB批量输入数据包中。以太网帧从FCT的RX FIFO获取，然后传送至UDC。UTX管理一个8 KB UTX FIFO缓冲区。FCT的USB数据包临时存储在该缓冲区中以实现高效突发以及4 Gbps线路速率，从而达到超高速工作的目的。为支持突发，UTX管理一个USB命令FIFO来跟踪数据包长度。

5.3.1 USB TX数据FIFO

UTX数据FIFO RAM为2K x 32（8 KB）双端口型。所有USB数据包均在USB TX数据FIFO中按DWORD对齐。所有以太网帧均在USB数据包中按DWORD对齐。在USB传输期间（假设已使能MEF模式），连续以太网帧不会汇集到同一DWORD中。以太网帧（假设其并非最后一个帧）末尾的DWORD中未使用的字节（最多3个）包含在USB数据包及其长度范围内，将被主机驱动软件丢弃。USB传输结束时，未使用的字节（最多3个）不会包含在USB数据包或其长度范围内。USB设备控制器将丢弃DWORD中所有未使用的字节。

5.3.2 USB TX命令FIFO

以太网帧传送至USB TX数据FIFO中时，得到的USB数据包长度（包括所有长度为零的数据包）会写入到USB TX命令FIFO中。USB设备控制器需要USB传输开始时的数据包长度和可用数据包数。

USB命令FIFO的大小最多允许32个数据包排队。该数字是用8K字节的USB TX数据FIFO大小除以256字节的USB数据包平均大小计算得到的（例如，数据包大小为512字节且有16个长度为零的数据包时，该数字为16）。由于USB TX命令FIFO可在USB TX数据FIFO之前进行填充，因此USB TX命令FIFO可提供一个完整信号。

USB TX命令FIFO的头条目（USB数据包长度）以及深度（条目数）分别作为USB数据包长度和可用数据包数传送给USB设备控制器。

5.3.3 MEF/SEF工作原理

UTX支持以下两种工作模式：MEF和SEF，通过硬件配置寄存器（HW_CFG）的每个USB数据包支持多个以太网帧（MEF）位进行选择。

- MEF：每个批量输入数据包有多个以太网帧。该模式允许将多个以太网帧打包到一个USB数据包中，因此可最大程度提高USB总线利用率。大于最大USB数据包大小的帧会被拆分到多个批量输入数据包中。
- SEF：每个批量输入数据包有一个以太网帧。该模式不会最大程度提高USB总线利用率，但会简化主机软件实现，并且还可减轻低端主机处理器的负荷。大于最大USB数据包大小的帧会被拆分到多个批量输入数据包中。

每个以太网帧均由FCT预先设定以下三个RX命令字：RX命令A、RX命令B和RX命令C。RX命令A包含UTX用来执行封装功能的帧长。命令字的内容由MAC、RFE和FCT生成。

图5-1： MEF USB封装



在FCT中，以太网帧（以RX命令A开始）始终从DWORD边界开始。在MEF模式下，UTX不会将当前帧的末尾和下一个帧的开头连接到同一DWORD中。因此，以太网帧的最后一个DWORD可能会添加未使用的字节来确保下一个帧的RX命令A的DWORD对齐。是否在帧末尾添加填充字节取决于是否要在当前帧后传输其他帧。如果当前帧是要传输的最后一个帧，则不会添加任何填充字节，因为USB协议允许在字节边界上终止数据包。不过，如果还要传输其他帧，则当前帧会进行填充，以便其在DWORD边界上结束。这可以确保要传输的下一个帧（以RX命令A开始）从DWORD边界开始。

添加到帧最后一个DWORD的所有未使用字节均不会计入RX命令A的长度字段中。

如第5.3.1节所述，UTX负责将USB数据包存储在UTX数据FIFO中。计算USB数据包长度时包括两个以太网帧之间的DWORD填充内容。

根据USB协议，UTX将通过ZLP或大小小于批量输入最大数据包大小（对于SS为1024，对于HS为512，对于FS为64）的批量输入数据包终止突发。传输的总数据量是批量输入最大数据包大小的倍数时，需要使用ZLP。UTX监视UTX数据FIFO大小来确定何时结束突发。

FCT接收到完整的以太网帧，并且空间可用时，UTX会监视来自FCT的RX FIFO大小信号，并将数据移入UTX数据FIFO。帧移动时，其长度会计入所形成的USB数据包的数据包长度中。创建一个完整的USB数据包后，会将一个条目写入UTX命令FIFO中。如果以太网帧无法全部装入该USB数据包中，则未装入部分会被移入后续USB数据包中。

超高速突发的大小受USB配置寄存器0（USB_CFG0）的批量输入超高速最大突发大小（MAX_BURST_BULKIN）字段约束。

注： 在SEF模式下，如果以太网帧的大小与批量输入数据包的最大大小相等，或者是批量输入数据包最大大小的倍数，则会发送ZLP。

主机会忽略以太网帧最后一个DWORD中的未使用字节。

使用SEF模式时，绝不会添加任何未使用字节来实现末尾对齐填充。USB传输始终在以太网帧的最后一个字节结束。

如果UTX在RX FIFO为空时接收到批量输入令牌，则会在批量输入空响应（BIR）置1时发送ZLP，否则，会在清零时发送NAK（FS/HS）或NRDY（SS）。

© 2017 Microchip Technology Inc.

UTX提供了一种通过突发限制功能限制USB突发大小的机制，如“突发限制使用”一节所述。这种机制会限制通过ZLP终止前在USB传输中移动的数据量。突发限制功能适用于所有工作速度。

为了在MEF模式下更有效地利用USB带宽，UTX提供了一种机制来将短数据包或ZLP传输延时。该模式需要使UTX等待批量输入延时寄存器（BULK_IN_DLY）所定义的时间，然后再终止突发。该寄存器的零值会禁止该功能。默认情况下，使用34 µs延时。

UTX发送突发中的最后一个USB bMaxPacketSize数据包后，会使能内部定时器。如果该定时器等于批量输入延时，则UTX数据FIFO中的任何批量输入数据均会在下一个机会发送至主机。

在HS/FS模式下，如果在定时器到期前接收的数据足以构建至少一个最大大小的数据包，则UTX会在接收到下一个批量输入令牌时发送此数据包。数据包发送完成后，UTX会复位其内部定时器，并会使短数据包或ZLP的发送延时，直至经过批量输入延时时间或接收到新数据（如上所述）。

SS工作模式与上述模式类似。不过，UTX会在通过USB发送前等待一段时间，以明确所累积的数据是否足够进行突发发送。突发发送完成后，UTX会复位其内部定时器，并会使短数据包或ZLP的发送延时，直至经过批量输入延时时间或接收到新数据（如上所述）。

如果UTX数据FIFO为空，并且随后接收到一个小于USB bMaxPacketSize的以太网数据包，则UTX会使能其内部定时器。在SS模式下，如果在定时器到期前接收的数据足以构建至少一个最大大小的数据包或一次突发，则UTX会发送此数据包并复位定时器。否则，FIFO数据将在定时器到期后发送。

在HS/FS模式下，UTX将以NAK响应所有批量输入令牌，等待接收到新数据以及经过批量输入延时。在SS模式下，它将以NRDY进行响应。

批量输入延时仅用于MEF工作模式，不适用于SEF模式。

5.3.4 USB ACK和重试

出现错误条件时，UTX会向FCT发出回退命令。UTX完成批量输入数据包的发送但未从主机接收到ACK时，会出现这种情况。在这种情况下，UTX接收到的下一个帧将是另一个输入令牌，批量输入数据包会重新发送。最终接收到ACK时，UTX会通知FCT。FCT随后会将读头指针推进到下一个数据包。

USB TX数据和命令FIFO均会处理USB重试。由于USB 3.1 Gen 1的突发特性，可能有多个数据包发送后未得到确认。某个数据包及所有后续数据包可能均需重试。因此，数据包在得到确认前无法释放其命令信息和有效负载。USB数据包得到确认后，其命令信息会从USB TX命令FIFO中弹出，其存储空间可从USB TX数据FIFO中释放（请注意，长度为零的数据包不会释放任何USB TX数据FIFO空间）。

突发限制使用

UTX能够通过突发限制寄存器（BURST_CAP）提前终止突发。突发限制寄存器（BURST_CAP）使用USB数据包大小（64/512/1024字节）作为单位。为使用突发限制寄存器，USB配置寄存器0（USB_CFG0）的突发限制使能（BCE）位必须置1。

为确保正常工作，BURST_CAP字段应由软件置1，以使下列关系成立：

对于SS工作模式，BURST_CAP * 1024 >= 最大帧大小（MAX_SIZE）

对于HS工作模式，BURST_CAP * 512 >= 最大帧大小（MAX_SIZE）

对于FS工作模式，BURST_CAP * 64 >= 最大帧大小（MAX_SIZE）

如果未能设置符合上述规则的BURST_CAP值，则会导致不当操作并且会产生不可预测的结果。

注：	发送突发的第一个以太网帧时，始终不会检查其是否超出BURST_CAP。

如果禁止突发限制强制，并且RX FIFO和UTX FIFO为空，则UTX会在批量输入空响应（BIR）= 0时以ZLP进行响应。不过，如果批量输入空响应（BIR）= 1，则会以NAK（FS/HS）或NRDY（SS）进行响应。

使能突发限制强制时，以下内容成立：

- 对于SS工作模式：
  $BURST_{Max}$ = BURST_CAP * 1024
- 对于HS工作模式：
  $BURST_{Max}$ = BURST_CAP * 512
- 对于FS工作模式：
  $BURST_{Max}$ = BURST_CAP * 64

使$BURST_{Cur}$ = 当前突发的长度 = 当前突发中各个帧长的总和。

使$LENGTH_{Next}$ = RX FIFO中下一个可用帧的长度。

如果RX FIFO用尽数据，或者某个帧可用且$BURST_{Cur}$ + $LENGTH_{Next}$ > $BURST_{Max}$，则会通过短USB数据包或ZLP终止突发。

否则，下一个帧将能够全部装入当前突发中且不会超出BURST_CAP。突发继续，$BURST_{Cur}$会以$LENGTH_{Next}$递增。

注：	如果FIFO控制器RX FIFO控制寄存器（FCT_RX_CTL）的存储不良帧置1，则已发送突发的大小可能会超出BURST_CAP指定的值。如果接收到大于BURST_CAP的过大帧，则会出现这种情况。 使用突发限制强制时，以太网帧未被拆分为多个突发。

注：	工作在超高速模式下时，批量输入突发大小会由USB配置寄存器0（USB_CFG0）的批量输入超高速最大突发大小（MAX_BURST_BULKIN）编程。编程的值为突发大小+1。这不会影响突发限制的功能。

5.4 批量输出端点

批量输出端点由URX（USB批量输出接收器）进行控制。URX负责接收通过USB批量输出数据包封装的以太网数据。与UTX不同，URX不会明确跟踪以太网帧。它将接收的所有数据包完全视为USB数据。以太网帧的提取由FCT处理。URX始终同时支持MEF和SEF模式。

5.4.1 USB RX数据FIFO

为有效地支持USB 3.1 Gen 1突发以线路速率（4 Gbps）实现，URX管理了一个8 KB数据FIFO。所有USB数据包均从DWORD边界开始。USB数据包中以及各个USB事务间的数据格式可确保以太网帧（包括命令头）按DWORD对齐。以太网帧之间的填充内容由主机驱动程序添加，由TX FIFO移除。

5.4.2 重试和错误

USB设备控制器中的数据包可能有错误，可能需要稍后重试。基于数据包的状态，数据包可能会被拒绝或接受。如果数据包被拒绝，则会从数据FIFO恢复写指针和可用空间。如果数据包被接受，则可用于FCT。先拒绝或接受数据包，再开始下一个数据包，因此无需跟踪多个未完成的数据包。

FCT会在检测到丢失同步时向URX发出通知。如果出现这种情况，则URX会通过UDC停止批量输出管道。这是合理响应，因为丢失同步属于灾难性错误（只能由主机软件错误引起。见第6.2.4节“TX错误检测”）。该行为可通过USB配置寄存器0（USB_CFG0）的停止批量输出管道禁止（SBP）位进行配置。

5.5 中断端点

中断端点负责在各个轮询间隔指示设备状态。中断端点通过CTL模块实现。访问该端点时，以下字段将上报给主机。

© 2017 Microchip Technology Inc.

5.5.1 中断数据包格式

表5-10： 中断数据包格式

Bit	说明
31:29	保留
28	OTP_WR_DONE_INT
27	保留
26	EEE_START_TX_LPI_INT
25	EEE_STOP_TX_LPI_INT
24	EEE_RX_LPI_INT
23	MACRTO_INT
22	RDFO_INT
21	TXE_INT
20	USB_STS_INT
19	TX_DIS_INT
18	RX_DIS_INT
17	PHY_INT
16	DP_INT
15	MAC_ERR_INT
14	TDFU
13	TDFO
12	UTX_FP
11:0	GPIOx_INT

如果不存在要报告的中断状态，则设备会以NAK进行响应，除非中断端点控制寄存器（INT_EP_CTL）的中断端点始终使能（INTEP_ON）置1，在这种情况下会返回中断数据包0x0。

注：	轮询间隔为静态形式，可通过OTP或EEPROM进行设置。轮询间隔可通过主机更新EEPROM内容并复位器件的方式更改。

要通过中断端点报告中断事件，必须使能中断端点控制寄存器（INT_EP_CTL）的相应位。可通过写入中断状态寄存器（INT_STS）清除中断状态。

5.5.2 USB状态

USB_STS_INT位有助于和与设备OS编程有关的主机软件进行通信。此机制会跟踪以下内容。

- 发出的SET选择（SET_SEL）命令
- 功能远程唤醒状态
- 设备远程唤醒状态

- LTM使能状态
- U1使能状态
- U2使能状态

注：	发出SET_SEL命令即表示U1退出延时寄存器（U1_LATENCY）和U2退出延时寄存器（U2_LATENCY）的内容已更新。

USB状态寄存器（USB_STATUS）包括状态更改位以及各自的当前值（如适用）。

应用注意事项： 上述大部分状态信息还可通过GET_STATUS USB请求获得。

5.6 U1和U2支持

USB配置寄存器1（USB_CFG1）的设备U1使能（DEV_U1_ENABLE）置1时，设备会支持接受U1。如果该位未置1，则设备将不会接受转换到U1。设备还能够支持启动进入U1。USB配置寄存器1（USB_CFG1）的设备U1使能（DEV_U1_ENABLE）必须置1。主机还必须设置设备中的U1_ENABLE功能。

USB配置寄存器1（USB_CFG1）的设备U2使能（DEV_U2_ENABLE）置1时，设备会支持接受U2。如果该位未置1，则设备将不会接受转换到U2。设备还能够支持启动进入U2。USB配置寄存器1（USB_CFG1）的设备U2使能（DEV_U2_ENABLE）必须置1。主机还必须设置设备中的U2_ENABLE功能。

除了上述配置要求外，设备仅可在所有端点均空闲时接受或启动到U1或U2的链路转换。这通过以下条件定义：

1. 批量输入端点处于流控制状态，或UTX命令和数据FIFO以及FCT RX FIFO均为空。
2. 批量输出端点处于流控制状态，或URX没有待处理的数据包。
3. 控制端点处于流控制状态，或端点未处于控制传输范围内并且没有待处理的数据包。
4. 中断端点处于流控制状态，或者端点没有准备好发送至主机的数据包。

U1和U2的节能效果由功耗管理控制寄存器（PMT_CTL）的暂停模式（SUSPEND_MODE）字段决定。

如果链路处于U1状态、U2无活动超时不为0xFF或0x00并且链路的PM定时器达到U2无活动超时，则设备将自动启动从U1到U2的转换。

根据暂停功能和功能远程唤醒进行配置时，支持从U1和U2远程唤醒。

5.7 U3支持

设备将始终接受进入U3的主机请求，但不能启动到U3的转换。U3的节能效果由功耗管理控制寄存器（PMT_CTL）的暂停模式（SUSPEND_MODE）字段决定。

根据暂停功能和功能远程唤醒进行配置时，支持从U3远程唤醒。

5.8 暂停功能和功能远程唤醒

工作在超高速模式下时，设备支持暂停功能。

注：	设备仅支持一个功能。

5.8.1 暂停功能

FUNCTION_SUSPEND功能的设置未定义进入低功耗Ux链路状态后设备所实现的节能效果。此行为由Ux链路状态以及功耗管理控制寄存器（PMT_CTL）的暂停模式（SUSPEND_MODE）字段的设置决定。更多详细信息，请参见第12.0节“时钟和功耗管理（CPM）”（第124页）。

© 2017 Microchip Technology Inc.

暂停选项的bit 0对设备无任何影响。

设备可通过设置FUNCTION_SUSPEND功能进入低功耗Ux状态。在此Ux状态下，CPM应实现通过暂停模式（SUSPEND_MODE）定义的节能效果。

5.8.2 功能远程唤醒

设备应先由主机软件配置为所需唤醒行为，再通过FUNCTION_SUSPEND使能远程唤醒能力。其中涉及适当配置暂停模式（SUSPEND_MODE）和唤醒选项（例如，唤醒帧过滤器）。要使设备能够在U1/U2/U3状态下远程唤醒，需要通过暂停选项将FUNCTION_SUSPEND功能设置为FUNCTION_REMOTE_WAKEUP_ENABLED。

注：	设备工作在超高速模式下时，将忽略且不会使用DEVICE_REMOTE_WAKEUP功能选择器。

主机随后应将设备置于所需Ux链路状态下。此时，设备将断电。

设备处于功能暂停状态且PORT_U2_TIMEOUT字段编程为0xFF时，链路无活动时间达10 ms后，设备应启动U2。有关更多信息，请参见USB 3.1 Gen 1规范的第9.2.5.4节。

发生编程的唤醒事件后，如果设备处于低功耗Ux状态，则设备会启动到U0的转换。进入U0后，设备应通过发送功能唤醒设备通知报文，将唤醒事件通知给主机。

如果在发送功能唤醒设备通知报文后经过2500 ms，主机仍未访问设备，则设备应重新发送该报文。

主机收到唤醒报文后，应通过FUNCTION_SUSPEND功能清除FUNCTION_REMOTE_WAKEUP_ENABLED选项。

设备还必须通过USB配置寄存器0（USB_CFG0）的远程唤醒支持（RMT_WKP）位使能远程唤醒，并且必须相应地设置所有描述符。

图5-2给出了在此设备环境中使用暂停功能的示例。

5.8.3 设备远程唤醒

工作在HS/FS模式下时，设备将由主机通过DEVICE_REMOTE_WAKEUP功能选择器使能远程唤醒。设备还必须通过USB配置寄存器0（USB_CFG0）的远程唤醒支持（RMT_WKP）位使能远程唤醒，并且必须相应地设置所有描述符。

5.9 LTM支持

USB设备控制器可配置为支持可选LTM报文。为支持该功能，此器件中定义了两个单独的状态：LTM-ACTIVE和LTM-IDLE。每个状态都有单独的BELT值。此外，BELT值是协商的以太网速度的函数，每个工作速度都有单独的BELT值对。

LTM通过USB配置寄存器1（USB_CFG1）的LTM使能（LTM_ENABLE）位使能。可通过OTP或EEPROM的内容设置默认值。该位的值必须与设备功能描述符中报告的值匹配。

5.9.1 LTM-IDLE状态

要进入该状态，首要条件就是不存在需要处理的已知数据。UTX FIFO、URX FIFO、FCT TX FIFO和FCT RX FIFO必须均为空，所有端点上必须均没有待处理的USB数据包。

满足首要条件后，将使能LTM_INACTIVE定时器。该计数器计满后，LTM报文将与相应BELT空闲值一起发送给主机。

5.9.2 LTM-ACTIVE状态

通过检查UTX FIFO、URX FIFO、FCT TX FIFO和FCT RX FIFO中是否存在非空条件以及是否存在USB数据包待处理的主机通知，确定是否从LTM-IDLE进入LTM-ACTIVE状态。

5.9.3 用途

LTM-IDLE是设备的默认状态。建立以太网链路时，将通过相应的字段指定BELT值：LTM BELT空闲寄存器0（LTM_BELT_IDLE0）和LTM BELT空闲寄存器1（LTM_BELT_IDLE1）中的BELT_IDLE1000、BELT_IDLE100和BELT_IDLE10。如果未建立链路，则会使用BELT_IDLE1000值。如果无以太网链路，则设备应始终处于LTM-IDLE状态。

LTM-ACTIVE具有类似的BELT值分类：LTM BELT活动寄存器0（LTM_BELT_ACT0）和LTM BELT活动寄存器1（LTM_BELT_ACT1）的BELT_ACT1000、BELT_ACT100及BELT_ACT10。

初始BELT报文在主机通过SET_FEATURE（LTM_ENABLE）请求使能LTM后发送，并通过CLEAR_FEATURE（LTM_ENABLE）禁止。

设备必须持续监视内部活动，来确定其应转换到LTM-ACTIVE还是LTM-IDLE状态。如上所述，接收到以太网帧或数据包待处理的主机通知时，应将设备转换到LTM-ACTIVE状态。如果设备尚未处于U0状态，则应转换到U0。

数据通信暂停且无活动定时器到期后即会从LTM-ACTIVE转换到LTM-IDLE。与BELT值一样，每个链路速度都有单独的无活动定时器。请参见LTM无活动定时器寄存器（LTM_INACTIVE0）和LTM无活动定时器寄存器（LTM_INACTIVE1）的LTM_INACTIVITY_TIMER1000、LTM_INACTIVITY_TIMER100和LTM_INACTIVITY_TIMER10值。

数据通信停止后，相应LTM无活动定时器的值会被装入内部硬件定时器。该定时器将递减计数，递减到零时到期。此时，设备会转换到LTM-IDLE状态，并且LTM报文会与新BELT值一起发送至主机。

设备随后会启动到U1或U2的链路转换，具体取决于其配置。

如果在无活动定时器到期前有新的数据通信可用，则定时器会立即禁止。

5.10 LPM支持

根据USB 3.1 Gen 1规范的要求，USB设备控制器支持链路功耗管理（Link Power Management，LPM）。它完全能够响应LPM设备以及将设备置于L1和L2状态，或者，还可以反过来将设备置于L0（通过远程唤醒或恢复信号）。

有关LPM实现的更多详细信息，请参见第12.0节“时钟和功耗管理（CPM）”（第124页）。

通过将USB配置寄存器0（USB_CFG0）的LPM功能（LPM_CAP）位置1来使能LPM。

5.10.1 LPM L1

LPM L1状态的处理方式类似于超高速模式下U1和U2的处理方式。在L1模式下，断电的元件数最少，从而可确保设备能快速转换到L0，且不会违反相关USB规范参数。

设备接收到通过RFE和MAC中任一已编程过滤器的帧后，应自动将链路从L1转换到L0。此外，已调度的中断端点数据包还应使设备从L0转换到其他状态。

5.10.2 LPM L2

L2状态会模仿在功耗管理控制寄存器（PMT_CTL）的暂停模式（SUSPEND_MODE）中编程的相应暂停模式。

5.11 USB描述符

如果未配置OTP或外部EEPROM不可用，则会使用在下面的描述符表中定义的默认值（使能无EEPROM模式的情况除外）。对于这种情况，将根据第9.6节“无EEPROM的自定义操作”中的定义编程描述符。

© 2017 Microchip Technology Inc.

5.11.1 设备描述符

设备描述符基于OTP或EEPROM中存储的值进行初始化。表5-11给出了默认的设备描述符值。这些值用于全速、高速和超高速工作模式。

表5-11： 设备描述符

偏移量	字段	大小（字节）	默认值	从EEPROM/OTP装载	说明
00h	bLength	1	12h	注5-1	以字节为单位的描述符大小（18字节）
01h	bDescriptorType	1	01h	注5-1	设备描述符（0x01）
02h	bcdUSB	2	注5-2	是	设备符合的USB规范编号
04h	bDeviceClass	1	FFh	是	类别代码
05h	bDeviceSubClass	1	00h	是	子类代码
06h	bDeviceProtocol	1	FFh	是	协议代码
07h	bMaxPacketSize	1	注5-3	是	端点0的最大数据包大小
08h	IdVendor	2	0424h	是	供应商ID
0Ah	IdProduct	2	7801h	是	产品ID
0Ch	bcdDevice	2	注5-4	是	设备版本号
0Eh	iManufacturer	1	00h	是	制造商字符串描述符的索引
0Fh	iProduct	1	00h	是	产品字符串描述符的索引
10h	iSerialNumber	1	00h	是	序列号字符串描述符的索引
11h	bNumConfigurations	1	01h	注5-5	可能的配置数

注5-1 OTP或EEPROM中指定的设备描述符的描述符长度和描述符类型为“无关”，并且始终分别由硬件覆盖为0x12和0x01。

注5-2 工作在USB 2.0模式下时，默认值为0210h（USB 2.10）。工作在USB 3.1 Gen 1模式下时，默认值为0300h（USB 3.1 Gen 1）。

注5-3 工作在超高速模式下时，bMaxPacketSize必须设置为09h。工作在全速或高速模式下时，应设置为40h。如果未配置OTP，或者不存在EEPROM，则会返回上述值。

注5-4 默认值取决于设备版本。MSB与设备版本匹配，LSB被硬编码为00h。初始版本值为01h。后续版本将从该值开始递增。

注5-5 值从OTP或EEPROM装载，但必须等于默认值，以便符合USB规范以及使设备实现正常工作。指定任何其他值都将导致意外行为以及不当操作。

5.11.2 配置描述符

配置描述符基于OTP或EEPROM中存储的值进行初始化。表5-12给出了默认的配置描述符值。这些值用于全速、高速和超高速工作模式。

表5-12： 配置描述符

偏移量	字段	大小（字节）	默认值	从EEPROM/OTP装载	说明
00h	bLength	1	09h	注5-6	以字节为单位的配置描述符大小（9字节）
01h	bDescriptorType	1	02h	注5-7	配置描述符（0x02）
02h	wTotalLength	2	注5-8	注5-6	所返回数据的总长度（单位为字节）
04h	bNumInterfaces	1	01h	注5-6	接口数
05h	bConfigurationValue	1	01h	注5-6	用于选择此配置的参数值
06h	iConfiguration	1	00h	是	描述此配置的字符串描述符的索引
07h	bmAttributes	1	E0h	是	自供电和远程唤醒已使能
08h	bMaxPower	1	注5-9	是	最大功耗

注5-6 值从OTP或EEPROM装载，但必须等于默认值，以便符合USB 3.1 Gen 1规范以及使设备实现正常工作。指定任何其他值都将导致意外行为以及不当操作。

注5-7 OTP或EEPROM中指定的配置描述符的描述符类型为“无关”，并且始终由硬件覆盖为0x02。

注5-8 工作在USB 2.0模式下时默认值为0027h（39字节），工作在USB 3.1 Gen 1模式下时默认值为0039h（57字节）。

注5-9 在自供电模式下，默认值为01h。在总线供电模式下，如果工作在USB 2.0模式下，则默认值为FAh（500 mA）；如果工作在USB 3.1 Gen 1模式下，则默认值为70h（900 mA）。

注： OTP或EEPROM的配置标志可能会影响bmAttributes的默认值。

5.11.3 接口描述符默认值

表5-13给出了接口描述符0的默认值。此描述符基于OTP或EEPROM中存储的值进行初始化。

表5-13： 接口描述符0

偏移量	字段	大小（字节）	默认值	从EEPROM/OTP装载	说明
00h	bLength	1	09h	注5-10	以字节为单位的描述符大小（9字节）
01h	bDescriptorType	1	04h	注5-10	接口描述符（0x04）

© 2017 Microchip Technology Inc.

表5-13： 接口描述符0（续）

偏移量	字段	大小（字节）	默认值	从EEPROM/OTP装载	说明
02h	bInterfaceNumber	1	00h	注5-10	用于标识此接口的编号
03h	bAlternateSetting	1	00h	注5-10	用于选择备用设置的值
04h	bNumEndpoints	1	03h	注5-10	用于此接口的端点数（去掉端点0）
05h	bInterfaceClass	1	FFh	是	类别代码
06h	bInterfaceSubClass	1	00h	是	子类代码
07h	bInterfaceProtocol	1	FFh	是	协议代码
08h	iInterface	1	00h	是	描述此接口的字符串描述符的索引

注5-10 值从OTP或EEPROM装载，但必须等于默认值，以便符合USB规范以及使设备实现正常工作。指定任何其他值都将导致意外行为以及不当操作。

5.11.4 端点1描述符（批量输入）

表5-14给出了端点描述符1的默认值。此描述符未基于OTP或EEPROM中存储的值进行初始化。

表5-14： 端点1描述符

偏移量	字段	大小（字节）	默认值	从EEPROM装载	说明
00h	bLength	1	07h	否	以字节为单位的描述符大小
01h	bDescriptorType	1	05h	否	端点描述符
02h	bEndpointAddress	1	81h	否	端点地址
03h	bmAttributes	1	02h	否	批量传输类型
04h	wMaxPacketSize	2	注5-11	否	此端点能够发送的最大数据包大小
06h	bInterval	1	00h	否	轮询端点数据传输的间隔。对于批量端点，将被忽略。

注5-11 对于全速模式为64字节，对于高速模式为512字节，对于超高速模式为1024字节。

5.11.5 端点2描述符（批量输出）

表5-14给出了端点描述符2的默认值。此描述符未基于OTP或EEPROM中存储的值进行初始化。

表5-15： 端点1描述符

偏移量	字段	大小（字节）	默认值	从EEPROM/OTP装载	说明
00h	bLength	1	07h	否	以字节为单位的描述符大小
01h	bDescriptorType	1	05h	否	端点描述符
02h	bEndpointAddress	1	02h	否	端点地址
03h	bmAttributes	1	02h	否	批量传输类型
04h	wMaxPacketSize	2	注5-12	否	此端点能够发送的最大数据包大小
06h	bInterval	1	00h	否	轮询端点数据传输的间隔。对于批量端点，将被忽略。

注5-12 对于全速模式为64字节，对于高速模式为512字节，对于超高速模式为1024字节。

5.11.6 端点3描述符（中断）

表5-16给出了端点描述符3的默认值。只有该描述符的bInterval字段基于OTP或EEPROM进行初始化。

表5-16： 端点2描述符

偏移量	字段	大小（字节）	默认值	从EEPROM/OTP装载	说明
00h	bLength	1	07h	否	以字节为单位的描述符大小
01h	bDescriptorType	1	05h	否	端点描述符
02h	bEndpointAddress	1	83h	否	端点地址
03h	bmAttributes	1	03h	否	中断传输类型
04h	wMaxPacketSize	2	10h	否	此端点能够发送的最大数据包大小
06h	bInterval	1	注5-13	是	轮询端点数据传输的间隔

注5-13 该值从OTP或EEPROM装载。存在全速和高速轮询间隔。如果未配置OTP，且不存在EEPROM，则对于HS模式，该值默认为04h；对于FS模式，该值默认为01h；对于超高速模式，该值默认为06h。

© 2017 Microchip Technology Inc.

5.11.7 其他速度配置描述符

该描述符中的字段来自存储在OTP或EEPROM中的配置描述符信息。

注：	只有设备工作在USB 2.0模式下时，该描述符才可用。工作在USB 3.1 Gen 1模式下时，设备应停止该请求。

表5-17： 其他速度配置描述符

偏移量	字段	大小（字节）	默认值	从EEPROM/OTP装载	说明
00h	bLength	1	09h	注5-14	以字节为单位的描述符大小（9字节）
01h	bDescriptorType	1	07h	否	其他速度配置描述符（0x07）
02h	wTotalLength	2	0027h	注5-14	所返回数据的总长度，单位为字节（39字节）
04h	bNumInterfaces	1	01h	注5-14	接口数
05h	bConfigurationValue	1	01h	注5-14	用于选择此配置的参数值
06h	iConfiguration	1	00h	是	描述此配置的字符串描述符的索引
07h	bmAttributes	1	E0h	是	总线供电和远程唤醒已使能
08h	bMaxPower	1	注5-15	是	最大功耗

注5-14 值从OTP或EEPROM装载，但必须等于默认值，以便符合USB 2.x规范以及使设备实现正常工作。指定任何其他值都将导致意外行为以及不当操作。

注5-15 在自供电模式下默认值为01h，在总线供电模式下默认值为FAh（500 mA）。

注：	所获取的OTP或EEPROM值对应其他USB速度下的配置描述符。即，如果当前工作速度为FS，则会使用HS配置描述符值，反之亦然。 OTP或EEPROM的配置标志可能会影响bmAttributes的默认值。

5.11.8 设备限定符描述符

该描述符中的字段来自存储在OTP或EEPROM中的设备描述符信息。

注：	只有设备工作在USB 2.0模式下时，该描述符才可用。工作在USB 3.1 Gen 1模式下时，设备应停止该请求。

表5-18： 设备限定符描述符

偏移量	字段	大小（字节）	默认值	从EEPROM/OTP装载	说明
00h	bLength	1	0Ah	否	以字节为单位的描述符大小（10字节）
01h	bDescriptorType	1	06h	否	设备限定符描述符（0x06）
02h	bcdUSB	2	0210h	是	设备符合的USB规范编号
04h	bDeviceClass	1	FFh	是	类别代码
05h	bDeviceSubClass	1	00h	是	子类代码
06h	bDeviceProtocol	1	FFh	是	协议代码
07h	bMaxPacketSize0	1	40h	注5-16	最大数据包大小
08h	bNumConfigurations	1	01h	注5-16	其他速度配置的数目
09h	保留	1	00h	否	必须为零

注5-16 值从OTP或EEPROM装载，但必须等于默认值，以便符合USB 2.x规范以及使设备实现正常工作。

注：	OTP或EEPROM值来自相对HS/FS工作速度下的设备描述符（包括任一EEPROM覆盖）。即，如果当前工作速度为HS，则设备限定符数据基于FS设备描述符，反之亦然。

© 2017 Microchip Technology Inc.

5.11.9 字符串描述符

5.11.9.1 字符串索引 = 0（LANGID）

表5-19： LANGID字符串描述符

偏移量	字段	大小（字节）	默认值	从EEPROM/OTP装载	说明
00h	bLength	1	04h	否	以字节为单位的LANGID描述符大小（4字节）
01h	bDescriptorType	1	03h	否	字符串描述符（0x03）
02h	LANGID	2	无	是	必须设置为0x0409（美式英语）

注： 如果不存在有效/已使能OTP或EEPROM，或者OTP或EEPROM中的所有字符串长度均为0，则不存在任何字符串，因此如果主机尝试读取LANGID字符串，则会在控制传输的数据阶段返回stall。

如果存在有效/已使能OTP或EEPROM并且至少有一个字符串长度不为0，则应返回地址0x23-0x24中包含的值。要使设备正常工作，上述值必须为0x0409。

注： 设备会忽略字符串的控制读取中的LANGID字段，并会返回相应字符串（如果存在的话），而与请求的LANGID是否为0x0409无关。

5.11.9.2 字符串索引1-5

表0.1 字符串描述符（索引1-5）

偏移量	字段	大小（字节）	默认值	从EEPROM/OTP装载	说明
00h	bLength	1	无	是	以字节为单位的字符串描述符大小
01h	bDescriptorType	1	无	是	字符串描述符（0x03）
02h	Unicode字符串	2*N	无	是	每个unicode字符2个字节，没有在尾部追加NULL。

注： 如果不存在有效/已使能OTP或EEPROM，或者给定字符串索引对应的字符串长度和偏移量为零，则该字符串不存在，因此如果主机尝试读取该字符串，则会在控制传输的数据阶段返回stall。

对于其中的每个字符串，设备都会返回指定OTP或EEPROM区域中的所有字节。由OTP或EEPROM编程器负责根据相应EEPROM存储单元中指定的字节长度正确设置描述符中的bLength和bDescriptorType字段。

5.11.10 批量输入超高速端点伙伴描述符

表5-20给出了默认的批量输入超高速端点伙伴描述符值。此描述符未基于OTP或EEPROM中存储的值进行初始化。

表5-20： 超高速端点伙伴描述符（批量输入端点）

偏移量	字段	大小（字节）	默认值	从EEPROM/OTP装载	说明
00h	bLength	1	06h	否	以字节为单位的描述符大小（6字节）
01h	bDescriptorType	1	30h	否	超高速端点伙伴描述符（0x30）
02h	bMaxBurst	1	03h 注5-17	否	端点可发送或接收的作为突发一部分的最大数据包数-1。 **注：** 仅0到15（包括0和15）范围内的值有效。 即，0 = 1个数据包，15 = 16个数据包。 **注：** 对于类型控制的端点，该值应设置为0。
03h	bmAttributes	1	00h	否	批量传输类型，无数据流。
04h	wBytesPerInterval	2	0000h	否	保留并设置为0（根据USB 3.1 Gen 1规范针对批量端点所要求的值）。

注5-17 该值由USB配置寄存器0（USB_CFG0）的批量输入超高速最大突发大小（MAX_BURST_BULKIN）字段确定。

5.11.11 批量输出超高速端点伙伴描述符

表5-21：给出了默认的批量输出超高速端点伙伴描述符值。此描述符未基于OTP或EEPROM中存储的值进行初始化。

表5-21： 超高速端点伙伴描述符（批量输出端点）

偏移量	字段	大小（字节）	默认值	从EEPROM/OTP装载	说明
00h	bLength	1	06h	否	以字节为单位的描述符大小（6字节）
01h	bDescriptorType	1	30h	否	超高速端点伙伴描述符（0x30）
02h	bMaxBurst	1	03h 注5-18	否	端点可发送或接收的作为突发一部分的最大数据包数-1。 **注：** 仅0到15（包括0和15）范围内的值有效。 即，0 = 1个数据包，15 = 16个数据包。 **注：** 对于类型控制的端点，该值应设置为0。
03h	bmAttributes	1	00h	否	批量传输类型，无数据流。

© 2017 Microchip Technology Inc.

表5-21： 超高速端点伙伴描述符（批量输出端点）（续）

偏移量	字段	大小（字节）	默认值	从EEPROM/OTP装载	说明
04h	wBytesPerInterval	2	0000h	否	保留并设置为0（根据USB 3.1 Gen 1规范针对批量端点所要求的值）。

注5-18 该值可被USB配置寄存器0（USB_CFG0）的批量输出超高速最大突发大小（MAX_BURST_BULKOUT）字段覆盖。

5.11.12 中断端点超高速端点伙伴描述符

表5-22给出了默认的中断端点超高速端点伙伴描述符值。

表5-22： 超高速端点伙伴描述符（中断端点）

偏移量	字段	大小（字节）	默认值	从EEPROM/OTP装载	说明
00h	bLength	1	06h	否	以字节为单位的描述符大小（6字节）
01h	bDescriptorType	1	30h	否	超高速端点伙伴描述符（0x30）
02h	bMaxBurst	1	00h	否	端点可发送或接收的作为突发一部分的最大数据包数-1。 注： 仅0到15（包括0和15）范围内的值有效。 即，0 = 1个数据包，15 = 16个数据包。 注： 对于类型控制的端点，该值应设置为0。
03h	bmAttributes	1	00h	否	保留并设置为0（根据USB 3.1 Gen 1规范）。
04h	wBytesPerInterval	2	0004h	否	此中断端点将在每个服务间隔内传输的总字节数。该字段仅对周期性端点有效。

注： 此描述符未基于OTP或EEPROM中存储的值进行初始化。

5.11.13 二进制设备对象存储描述符

二进制设备对象存储描述符基于OTP或EEPROM中存储的值进行初始化。表5-23给出了默认的二进制设备对象存储描述符值。

表5-23： 二进制设备对象存储描述符

偏移量	字段	大小（字节）	默认值	从EEPROM/OTP装载	说明
00h	bLength	1	05h	注5-19	以字节为单位的描述符大小（5字节）
01h	bDescriptorType	1	0Fh	注5-19	BOS描述符（0x0F）
02h	wTotalLength	2	0016h	是	该描述符及其子描述符的总长度。（22字节）
04h	bNumDeviceCaps	1	02h	是	此BOS中的设备能力描述符数。

注5-19 OTP或EEPROM中指定的二进制设备对象存储描述符的描述符长度和描述符类型为“无关”，并且始终分别由硬件覆盖为0x05和0x0F。

5.11.14 USB 2.0扩展描述符

USB 2.0扩展描述符基于EEPROM中存储的值进行初始化。表5-24给出了默认的USB 2.0扩展描述符值。

表5-24： USB 2.0扩展描述符

偏移量	字段	大小（字节）	默认值	从EEPROM/OTP装载	说明
00h	bLength	1	07h	注5-20	以字节为单位的描述符大小（7字节）
01h	bDescriptorType	1	10h	注5-20	设备能力描述符（0x10）
02h	bDevCapabilityType	1	02h	注5-20	USB 2.0扩展能力（0x02）

© 2017 Microchip Technology Inc.

表5-24： USB 2.0扩展描述符（续）

偏移量	字段	大小（字节）	默认值	从EEPROM/OTP装载	说明
03h	bmAttributes	4	0006h	是	所支持设备级功能的编号的位图编码。位存储单元中的值1表示支持某个功能。值0表示不支持某个功能。编码如下： **BIT** / **编码** 31:16 保留（0） 15:12 建议的深度BESL值。如果bit[4]为0，则系统软件应忽略该字段。 11:8 建议的基准BESL值。如果bit[3]为0，则系统软件应忽略该字段。 4 建议的深度BESL有效。 3 建议的基准BESL有效。 2 支持BESL和备用HIRD定义。该位为1时，LPM位必须设置为1。 1 （LPM）注5-21 该位存储单元中的值1表示该设备支持链路电源管理协议。超高速设备应将该位置1。 0 保留（0）

注5-20 OTP或EEPROM中指定的USB 2.0扩展描述符的描述符长度、描述符类型和设备能力类型为“无关”，并且始终分别由硬件覆盖为0x07、0x10和0x02。

注5-21 该位的值必须与OTP或EEPROM（如果存在）的配置标志0所包含的LPM能力（CFG0_LPM_CAPABLE）标志值相匹配。如果位值不匹配，则可能会导致意外结果和不当操作。

5.11.15 超高速USB设备能力描述符

超高速USB设备能力描述符基于OTP或EEPROM中存储的值进行初始化。表5-25给出了默认的超高速USB设备能力描述符值。

表5-25： 超高速USB设备能力描述符

偏移量	字段	大小（字节）	默认值	从EEPROM/OTP装载	说明
00h	bLength	1	0Ah	注5-22	以字节为单位的描述符大小（10字节）
01h	bDescriptorType	1	10h	注5-22	设备能力描述符（0x10）
02h	bDevCapabilityType	1	03h	注5-22	超高速USB设备能力（0x03）
03h	bmAttributes	1	00h	是	所支持设备级功能的编号的位图编码。位存储单元中的值1表示支持某个功能。值0表示不支持某个功能。编码如下： BIT：7:2 保留（0） BIT：1 LTM能力。该位存储单元中的值1表示该设备能够生成延时容忍报文。 BIT：0 保留（0）
04h	wSpeedsSupported	2	000Eh	是	工作在超高速模式下时，该设备所支持的速度的位图编码。 BIT：15:4 保留（0） BIT：3 1 = 设备支持工作在5 Gbps条件下。 BIT：2 1 = 设备支持高速USB。 BIT：1 1 = 设备支持全速USB。 BIT：0 1 = 设备支持低速USB。

© 2017 Microchip Technology Inc.

表5-25： 超高速USB设备能力描述符（续）

偏移量	字段	大小（字节）	默认值	从EEPROM/OTP装载	说明
06h	bFunctionalitySupport	1	01h	是	用户使用设备所支持的所有功能时的最低速度。 0 = 低速 1 = 全速 2 = 高速 3 = 5 Gbps 4-255 = 保留
07h	bU1DevExitLat	1	0Ah	是	U1设备退出延时 从U1转换到U0时的最差延时（假设延时仅受设备限制，而不受设备的链路伙伴限制）。该字段仅适用于与单个端口相关的退出延时，不适用于整个集线器（即，从下行端口到上行端口）的总延时。 00h = 0 01h = 小于1 µs 02h = 小于2 µs 03h = 小于3 µs ..... = ... 09h = 小于9 µs 0Ah = 小于10 µs 0Bh - FFh = 保留
08h	wU2DevExitLat	2	05DCh	是	U2设备退出延时 从U2转换到U0时的最差延时（假设延时仅受设备限制，而不受设备的链路伙伴限制）。适用于某个设备上的所有端口。 0000h = 0 0001h = 小于1 µs 0002h = 小于2 µs 0003h = 小于3 µs ..... = ... 07FFh = 小于2047 µs 0800h - FFFFh = 保留

注5-22 OTP或EEPROM中指定的超高速USB设备能力描述符的描述符长度、描述符类型和设备能力类型为“无关”，并且始终分别由硬件覆盖为0x0A、0x10和0x03。

6.0 FIFO控制器（FCT）

FIFO控制器使用内部RAM来缓冲RX和TX通信。来自URX的批量输出数据包直接存储在FCT TX FIFO中。FCT负责从USB数据包数据中提取以太网帧并将帧传送至MAC。

接收到的以太网帧存储在FCT RX FIFO中并且成为批量输入数据包的基础。FCT以块的形式（通常，大小为1024、512或64字节）将存储的数据传送至UTX，具体取决于当前USB工作速度。

6.1 RX路径（以太网至USB）

12 KB RX FIFO缓冲从RFE接收到的以太网帧。UTX从FCT提取这些帧以形成USB批量输入数据包。主机软件最终将重组来自USB数据包的以太网帧。

FCT使用rx_wr_ptr和rx_wr_hd_ptr这两个指针来管理对RX FIFO的数据写操作。rx_wr_ptr用于将以太网帧数据写入到FIFO中。rx_wr_hd_ptr指向用于存放帧数据的第一个FIFO存储单元之前的两个存储单元。两个DWORD空间用于在完成帧接收后对RX命令A和RX命令B进行写操作。此外，每个以太网帧均包含RX命令C（位于包含帧数据的前两个字节的同一DWORD中）。命令字包括MAC、RFE和FCT提供的帧和状态的相关信息。

rx_rd_ptr用于从FIFO读取数据并将该数据传送给UTX。为支持回退，提供了rx_rd_hd_ptr，如第6.1.1节“RX错误检测”所述。从FIFO中成功读取以太网帧后，rx_rd_hd_ptr会前进以指向下一个帧的起始位置。图6-1显示了帧在FIFO中的存储方式以及指针的用途。

当RFE发出数据就绪信号时，RFE控制器会开始将RX数据包数据传送给FCT。当数据写入FIFO中时，FCT会更新RX FIFO指针。最后写入到FIFO中的信息为命令字。

注：	RX命令C还可用于按DWORD对齐以太网帧TCP、IP和其他协议报头。

RX FCT工作在存储和转发模式下。接收到的以太网帧对UTX不可见，直至完整的帧（包括命令字）写入到RX FIFO中。这是因为发生错误时，帧可能必须通过回退（指针调整）进行移除。在接收帧时检测到FIFO溢出条件就属于这种情况。FCT可配置为通过使用回退操作丢弃错误帧和过滤出的帧。FIFO控制器RX FIFO控制寄存器（FCT_RX_CTL）的存储不良帧位可使能/禁止自动丢弃错误帧和过滤出的帧。有关可能会导致FCT执行回退操作的错误的更多详细信息，请参见第6.1.1节“RX错误检测”（第51页）。

FCT为UTX指示RX FIFO中有多少数据。该信息反映在FIFO控制器RX FIFO控制寄存器（FCT_RX_CTL）中。此外，还可使用内部信号通知UTX至少已接收一个完整的帧。

RX FIFO溢出条件可通过RX数据FIFO溢出中断（RDFO_INT）指示。发生溢出时，FIFO控制器RX FIFO控制寄存器（FCT_RX_CTL）的FCT RX溢出位也会置为有效。

© 2017 Microchip Technology Inc.

图6-1： RX FIFO存储



6.1.1 RX错误检测

FCT可配置为在出现某些错误条件时丢弃以太网帧。FIFO控制器RX FIFO控制寄存器（FCT_RX_CTL）的存储不良帧位的设置用于确定保留还是丢弃帧。错误条件在RX命令A中指示。有关器件所跟踪的错误条件的更多详细信息，请参见表5-9“统计信息计数器定义”（第24页）。

注：	具有校验和错误（IP/TCP/UDP）的帧的处置不受存储不良帧影响。这些帧始终会传送给主机控制器。

FCT在检测到FIFO溢出条件时也会丢弃帧。如果在接收帧时出现FIFO已满条件，则会出现上述情况。FCT还会保存FIFO溢出条件出现的次数。

可通过回退接收到的帧丢弃以太网帧。可通过将rx_wr_ptr设置为与rx_wr_hd_ptr相等实现写回退。类似地，可通过将rx_rd_ptr设置为与rx_rd_hd_ptr相等来实现读回退。

对于因溢出而丢弃帧的情况，FCT会忽略帧的其余部分。在接收到下一个帧之前，FCT不会再次开始写入到RX FIFO中。

在读方向上，FCT还支持针对UTX回退。USB批量输出数据包未被主机成功接收，需要重新发送时，需要该操作。

6.1.2 RX命令格式

接收到的每个以太网帧都连有命令字，这些命令字提供有关帧的信息。表6-1，“RX命令A”、表6-2，“RX命令B”和表6-3，“RX命令C”定义命令字的内容。

RX命令A包含帧长，并且具有与该帧相关的不同状态位。RX命令B提供原始第3层校验和（如果使能）以及VLAN标记（如果适用）。原始校验和可用于协助验证不受支持的第3层协议中的校验和。RX命令C提供唤醒支持所需的更多信息。

表6-1： RX命令A

BIT	符号	说明
31	ICE	**IP校验和错误** 该位置1时表示在IP校验和中检测到错误。 **注：** 该字段不适用于IPv6数据包。
30	TCE	**TCP/UDP/ICMP/IGMP校验和错误** 该位置1时表示在TCP、UDP、ICMP或IGMP校验和中检测到错误。
29	IPV	**IP版本** 置1时表示帧包含IPv6数据包。否则，帧包含IPv4数据包。 **注：** 如果协议ID设置为00b，则该字段无效。
28:27	PID	**协议ID** 指示已接收数据包的L3/L4协议。 00b——无IP 01b——TCP和IP 10b——UDP和IP 11b——IP **注：** 11b应用于ICMP和IGMP数据包。
26	PFF	**已通过理想过滤器** 该位置1时表示帧已通过MAC目标地址的理想过滤器匹配。如果该位没有置1，则帧会因哈希过滤器而通过，需要由主机进一步分析。
25	BAM	**广播帧** 该位置1时表示已接收帧具有广播地址。 **注：** 如果目标MAC地址为0xFFFF_FFFF_FFFF，则地址为广播地址。

© 2017 Microchip Technology Inc.

表6-1： RX命令A（续）

BIT	符号	说明
24	MAM	**多播帧** 该位置1时表示已接收帧具有多播地址。 **注：** 如果目标MAC地址最高有效字节的最低有效位为1b，则地址为多播地址。对于广播地址，该位不会置1。
23	FVTG	**帧带有VLAN标记** 该位置1时表示已从帧中提取出VLAN标记。此标记存储在RX命令B的VLAN标记字段中。
22	RED	**检测到接收错误** 该位置1时表示已在接收到的帧中发现错误。以下一个或多个字段将置1：FCS、ALN、RXE、LONG、RUNT、RWT、ICE和TCE。
21	RWT	**接收看门狗定时器到期** 该位置1时，指示接收到的帧长于11,264字节且已被MAC截断。
20	RUNT	**短/过短帧** 该位置1时表示帧在冲突窗口（64字节）前提前终止。只有在FIFO控制器RX FIFO控制寄存器（FCT_RX_CTL）的存储不良帧位置1时，过短帧才会传送给主机。 接收到短帧时，该位也会置1。
19	LONG	**帧过长** 该位置1时表示帧长超出MAC接收寄存器（MAC_RX）的最大帧大小（MAX_SIZE）字段中所指定的大小。这仅是帧过长指示位，不会截断帧的接收过程。
18	RXE	**RX错误** 该位置1时表示在帧接收过程中检测到接收错误（内部PHY RX错误信号置为有效）。
17	ALN	**对齐错误** 该位置1时表示帧包含8位的非整数倍，并且帧具有FCS错误。 **注：** 仅对于10/100模式有效。
16	FCS	**FCS错误** 该位置1时表示检测到FCS错误。在接收帧期间，如果内部PHY RX错误信号置为有效，则该位也会置1，即使FCS可能正确，亦如此。如果接收到的帧过短或接收看门狗定时器到期，则该位无效。
15	UAM	**单播帧** 该位置1时表示已接收帧具有单播地址。
14	ICSM	**忽略TCP/UDP/ICMP/IGMP校验和** 该位置1时表示硬件无法为数据包计算UDP、TCP、ICMP或IGMP校验和。这表示TCE值为“无关”。
13:0	LEN	**帧长** 相应的已接收帧的大小（单位为字节）。从网络中接收到的帧的大小。 **注：** 如果MAC接收寄存器（MAC_RX）的FCS移除位已使能，则该值会以四字节递减。

表6-2： RX命令B

BIT	符号	说明
31:16	CSUM	**L3原始校验和** 该字段包含为L3数据包的帧计算的校验和。
15:0	VTAG	**VLAN标记** 帧带有VLAN标记位置1时，该字段将包含帧的VLAN标记。否则，不会定义该字段的内容。 [15:13]——PRI [12]——CFI [11:0]——VID

表6-3： RX命令C

BIT	符号	说明
15	WAKE	**已接收到唤醒帧** 该字段置1时表示相应的帧被标识为唤醒帧，将通过USB实现远程唤醒。只有使用SUSPEND3并且存储唤醒帧（STORE_WAKE）置1时，该位才有意义。
14	RFE_FAIL	**RFE过滤失败** 该字段置1时表示接收到的唤醒帧未通过RFE过滤规则。 只有在始终传送唤醒帧（PASS_WKP）和存储唤醒帧（STORE_WAKE）均置1并且设备处于SUSPEND3下时，该位才有意义。 **注：** 如果已接收到唤醒帧未置1，则该位始终不应置1。不会出现非唤醒帧RFE过滤失败但仍被传送给主机的情况，因为这些帧已被FCT RX FIFO丢弃。
13:0	-	保留

应用注意事项： 可能会出现已接收的唤醒帧引起 USB 远程唤醒但未通过在 RFE 中编程的过滤规则的情况。为了在无需使用系统软件的情况下对已接收的唤醒帧实施RFE过滤规则，提供了RFE过滤失败位。这可用作丢弃帧的附加条件，例如RX命令A中的ICE或TCE。

应用注意事项： 由于器件相对于已接收数据帧的接收过程暂停时存在相关的竞争条件，因此 FIFO 中可能存在位于唤醒帧之前的帧。可能会出现最坏的情况为：RX FIFO被数据帧填满，并且因FIFO溢出错误而丢弃唤醒帧。

6.1.3 清除RX FIFO

器件允许主机清除FCT RX FIFO的全部内容。激活清除时，RX FIFO的读写指针会返回其复位状态。

在清除RX FIFO之前，器件的接收器必须停止，如第6.1.3.1节所述。确认接收器完成停止后，FIFO控制器RX FIFO控制寄存器（FCT_RX_CTL）的FCT RX使能会清零以停止RX FIFO操作。FCT RX禁止位和RX禁止中断（RX_DIS_INT）

© 2017 Microchip Technology Inc.

（如果使能）会在RX FIFO硬件完成禁止过程后置为有效。随后，FIFO控制器RX FIFO控制寄存器（FCT_RX_CTL）的FCT RX复位位可置1，以启动清除操作。完成清除操作后，该位由硬件清零。

注：	RX禁止中断（RX_DIS_INT）的状态将保持至FCT RX禁止状态位清零。MAC接收寄存器（MAC_RX）的接收器禁止（RXD）状态位也必须清零以使RX_DIS_INT置为无效。RX禁止中断（RX_DIS_INT）在中断状态寄存器（INT_STS）中置1并且还可通过中断端点对主机可见。

清除RX FIFO后，接收器可重启，如第6.1.3.1节所述。随后可通过将FCT RX使能位置为有效来重启RX FIFO操作。

6.1.3.1 停止和启动接收器

要停止接收器，主机必须将MAC接收寄存器（MAC_RX）的接收器使能（RXEN）位清零。接收器暂停时，接收器禁止（RXD）位和RX禁止中断（RX_DIS_INT）（如果使能）将置为有效。停止后，主机软件应立即清除RX FIFO。主机必须通过将接收器使能（RXEN）位置1重新使能接收器。

注：	RX禁止中断（RX_DIS_INT）的状态将保持至接收器禁止（RXD）状态位清零。FIFO控制器RX FIFO控制寄存器（FCT_RX_CTL）的FCT RX禁止状态位也必须清零以使RX_DIS_INT置为无效。RX禁止中断（RX_DIS_INT）在中断状态寄存器（INT_STS）中置1并且还可通过中断端点可见。

6.1.3.2 流控制

FCT支持802.3流控制。FCT可触发MAC基于可编程FIFO阈值来发送暂停帧。

FCT为MAC提供流控制开启和流控制关闭信号。这些信号基于RX FIFO中存储的数据量以及FCT流控制阈值寄存器（FCT_FLOW）的内容置为有效。

如果FIFO数据量超出FCT流控制阈值寄存器（FCT_FLOW）的流控制开启阈值字段所指定的值，内部流控制开启信号将置为有效。随后MAC会（根据流控制寄存器（FLOW）的TX流控制使能（TX_FCEN）的设置）发送暂停帧以指示其链路伙伴暂停发送。

在之后的某个时间点，FIFO数据量会降至FCT流控制阈值寄存器（FCT_FLOW）的流控制关闭阈值字段所指定的值以下。这反过来会使MAC的内部流控制关闭信号置为有效。MAC随后会（根据TX_FCEN的设置）发送暂停帧（值为零）。接收到暂停帧后，链路伙伴将恢复发送。

应用注意事项： 为避免在使用巨型帧和流控制时RX FIFO中发生丢弃帧的情况，最大帧大小应限制为4 KB或更小值。假设流控制阈值设置为4 KB。接收到前4 KB帧时会触发暂停帧的发送。不过，如果此时TX路径正处于发送4 KB数据包的过程中，则暂停帧会被阻止。发送器发送其巨型帧时，可能会在伙伴处理暂停帧之前接收到第二个超长帧，后跟第三个帧。较大的巨型帧会导致帧丢弃，在这种极端情况下，需要通过较高层协议重新发送。

6.2 TX路径（USB至以太网）

12 KB TX FIFO会对URX接收到的USB批量输出数据包进行缓冲。FCT负责提取嵌入在USB批量输出数据包中的以太网帧并将其传送至MAC。以太网帧由主机软件拆分到多个USB数据包中。

FCT从URX接收有效USB批量输出数据包，并将其写入TX FIFO中。FCT的写侧不会对USB数据包数据执行任何处理。无需在写侧对这些数据包进行回退，因为URX管理自己的缓冲RAM（即，URX FIFO），会在批量输出数据包出错并需

要由主机重新发送时执行回退。FCT将以太网帧写入到FCT TX FIFO RAM中时，会在TX命令字之前加一个DWORD以进行内部处理，其中包含以太网帧的长度。

FCT TX FIFO的读侧负责提取以太网帧。

以太网帧可能被拆分到多个USB缓冲区中，如图6-2所示，该图显示了帧在URX FIFO中的存储方式。图6-3所示为以太网帧从URX FIFO中读取并组合后，在FCT TX FIFO中的存储方式。

应用注意事项： 如果存在待处理的IN事务，软件不应尝试清除FCT TX FIFO。

图6-2： URX FIFO RAM



© 2017 Microchip Technology Inc.

图6-3： FCT TX FIFO RAM



6.2.1 TX命令格式

每个缓冲区都以两个TX命令DWORD TX命令A和TX命令B开始，这些内容位于要发送的数据前面。TX命令指示FCT对相关缓冲区进行处理。

TX命令A和TX命令B的格式分别如表6-4和表6-5所示。

TX命令A包含帧长以及有关指示必须如何处理帧的信息。TX命令B提供VLAN标记和最大分段大小。要将VLAN ID插入到帧中时需要前者。指定大量发送卸载时需使用后者。有关这些功能的更多详细信息，请参见第6.2.5节“VLAN支持”（第60页）和第6.2.8节“大量发送卸载（LSO）”（第62页）。

表6-4： TX命令A

BIT	符号	说明
31:30	RESERVED	保留
29	IGE	**IGMP校验和卸载使能** 置1时，将计算IGMP校验和。 注： 如果LSO已使能，则该位无任何意义。
28	ICE	**ICMP/ICMPV6校验和卸载使能** 置1时，将计算ICMP（IPV4）/ICMPV6（IPV6）校验和。 注： 如果LSO已使能，则该位无任何意义。
27	LSO	**大量发送卸载使能** 该位置1时将使能TCP大量发送卸载。TCP数据包将被拆分为多个大小不超过最大分段大小所指定值的块。
26	IPE	**IP校验和卸载使能** 置1时，将计算IP校验和。 注： 如果LSO已使能，则该位无任何意义。
25	TPE	**TCP/UDP校验和卸载使能** 置1时，将计算TCP/UDP。 注： 如果LSO已使能，则该位无任何意义。
24	IVTG	**插入VLAN标记** 该位置1时将指示FCT将VLAN标记插入到帧中。
23	RVTG	**更换VLAN标记** 只有在TX帧具有预先存在的VLAN标记并且IVTG位置1时，该位才适用。 该位置1时将导致帧中存在的VLAN被VLAN标记覆盖。否则，应将另一个标记插入到源地址和预存在标记之间。
22	FCS	**插入FCS和填充** 置1时，将为帧生成和插入FCS。如果帧小于64字节，则MAC会插入填充内容。 如果该位没有置1，则MAC始终不会插入任何填充内容并且会假设帧具有FCS。 注： 如果该位清零，则使能校验和卸载或 VLAN 插入无效。进行上述操作会导致帧出错，至少有一个错误FCS。 注： 始终用零进行填充。
21:20	RESERVED	保留

© 2017 Microchip Technology Inc.

表6-4： TX命令A（续）

BIT	符号	说明
19:0	LEN	**帧长[19:0]** 该字段指示要发送的帧的大小。 **注：** 如果该命令字中的插入FCS和填充未置1，则最小发送帧长必须至少为32字节。如果在插入FCS和填充清零时，值小于该字段中指定的32字节，则会导致不当操作以及不可预测的结果。 **注：** 在LSO操作期间，该字段用于定义LSO数据包大小。

表6-5： TX命令B

BIT	符号	说明
31:30	RESERVED	保留
29:16	MSS	**最大分段大小** LSO使能时，此14位字段用于指定从TX IP数据包中提取的TCP分段的最大大小。 **注：** 最大巨型帧大小为9 KB。 **注：** 该字段允许的最小值为8字节。
15:0	VTAG	**VLAN标记** IVTG位置1时，VLAN标记将按照该字段的定义插入到帧中。 [15:13] —— PRI [12] —— CFI [11:0] —— VID

6.2.2 TX数据格式

TX数据段在TX命令B之后立即开始。TX数据一直接至缓冲区末尾。缓冲区可在字节边界上结束。数据包末尾未使用的字节不会发送给MAC进行传输。

6.2.3 读取TX FIFO时的FCT操作

FCT会对缓冲区执行基本的健全性检查，确定其配置是否正确，如第6.2.4节“TX错误检测”（第60页）所述。相关错误指示TX路径丢失同步，这是一种灾难性错误，需要重新初始化TX路径。TX错误只能由主机软件错误引起。

从TX FIFO中提取以太网帧时，FCT会执行以下步骤：

- 移除帧长DWORD
- 移除TX命令A
- 移除TX命令B
- 基于TX命令A的缓冲区大小字段，FCT能够以数字方式确定缓冲区最后一个字中的任何未使用字节。将相应的这些DWORD传送至MAC时，FCT会相应地调整字节使能。
- FCT将通过边带通道向MAC发送其所需的TX命令A中的配置信息。

与写侧不同，TX FIFO的读侧支持回退。MAC的rewind_fr和release_fr信号向FCT指示对TX FIFO缓冲区执行的操作。因冲突而必须重新发送帧时，MAC会将rewind_fr信号置为有效。该信号置为有效时，FCT会将其内部读指针调整到缓冲区的开头，以便将帧重新发送至MAC。帧成功发送或冲突达到最大数目时，MAC会将release_fr信号置为有效。release_fr置为有效时，FCT将通过调整其内部指针清除TX FIFO的缓冲区。

错误通过发送器错误（TXE）标志进行报告，该标志可通过中断端点对主机可见并且还可在中断状态寄存器（INT_STS）中置1。

6.2.4 TX错误检测

以下错误条件指示TX路径丢失同步并会导致发送器错误（TXE）标志置为有效：

- MSS小于8且LSO置为有效，或者MSS不为0且LSO未置为有效
- LSO置为有效且检测到的模板报头大小大于256字节
- TX命令A[19:16]不为0且LSO未置为有效
- TX命令A[15:0]大于2FF7h且LSO未置为有效（因为还会向TX FIFO额外写入2个命令字）
- TX命令A 帧长[19:0]字段小于32字节且插入FCS和填充未置为有效
- TX命令A[23] (更换VLAN标记 (RVTG)) = 1且TX命令A[24] (插入VLAN标记 (IVTG)) = 0
- TX命令A[31:30]不为0（保留位）
- TX命令A[21:20]不为0（保留位）
- TX命令B[31:30]不为0（保留位）

注：	FCT可配置为在检测到发送错误时停止批量输出管道。这可通过硬件配置寄存器（HW_CFG）的停止批量输出管道禁止（SBP）位实现。

注：	TX错误属于灾难性条件，只能由主机软件错误引起。要从该条件中恢复，设备应复位。

6.2.5 VLAN支持

FCT支持在发送的帧中插入VLAN标记以及对其进行操作。FCT会在TX命令A的插入VLAN标记位置1时插入VLAN标记。在这种情况下，FCT会插入TX命令B中的VLAN标记字段所指定的标记。所使用类型字段的默认值为VLAN类型或8100h。可通过VLAN类型寄存器（VLAN_TYPE）指定其他VLAN类型。

还可指示FCT更换帧的VLAN标记。TX命令A中的更换VLAN标记位置1时会出现这种情况。在这种情况下，FCT会用VLAN标记字段指定的标记更换现有标记。

如果帧已带有标记，则FCT会在插入VLAN标记置1且更换VLAN标记清零时插入另一VLAN标记。将在源地址和原始VLAN标记之间插入新标记。

注：	如果帧没有预先存在的VLAN标记，则更换VLAN标记位没有任何意义。

注：	VLAN的插入和更换在从FIFO中读取帧时发生。

6.2.6 FCS生成

当TX命令A中的插入FCS和填充位置1时，TX FCT应为发送的所有帧生成一个FCS。

© 2017 Microchip Technology Inc.

6.2.7 发送校验和卸载

FCT能够为发送的帧卸载IP、ICMP/ICMPV6、IGMP、TCP和UDP校验和的生成。卸载通过TX命令A的IP校验和卸载使能和TCP/UDP校验和卸载使能位使能。表6-6汇总了发送校验和卸载能力。

表6-6： 校验和卸载能力汇总

数据包类型	IP 校验和能力	TCP/UDP 校验和能力	ICMP 校验和能力	IGMP 校验和能力
II型以太网	是	是	是	是
SNAP报头	是	是	是	是
单一VLAN标记	是	是	是	是
堆叠的VLAN标记	是	是	是	是
IPv4	是	是	是	是
IPv6	否	是	是	否
IP片段	是	否	否	否
IP选项	是	是	是	是
TCP或UDP选项	是	是	不适用	不适用
L4协议不是TCP或UDP	是	否	不适用	不适用
具有IP选项下个报头的IPv6 注6-1	否	是	是	否
通过IPv4建立IPv6隧道	是（IPv4）	是	是	否
通过IPv4建立IPv4隧道	否	否	否	否

注6-1 不支持拆分。支持逐跳选项、目标选项和路由选项。

注： IPv6无报头校验和。

有关实现校验和卸载的说明，请参见第7.2节“校验和卸载”（第74页）。第7.2节对接收校验和卸载情况进行了特别说明。不过，对于接收和发送卸载操作而言，校验和的伪报头格式以及范围都是相同的。

6.2.7.1 配置

为利用校验和卸载，主机软件执行以下步骤：

1. 主机软件从应用程序接收IP数据包。软件必须确定封装的是TCP数据包还是UDP数据包。
2. 驱动程序必须通过将TX命令A中的相应位置1来指示要卸载的校验和计算。对于IP校验和卸载，将IP校验和卸载使能位置1。对于TCP或UDP校验和卸载，将TCP/UDP校验和卸载使能位置1。要使能ICMP和IGMP校验和，分别将ICMP/ICMPV6校验和卸载使能和IGMP校验和卸载使能位置1。

6.2.8 大量发送卸载（LSO）

大量发送卸载（Large Send Offload，LSO）也称为TCP分段，允许TX FCT将大型TCP数据包拆分为多个以太网帧。该功能大幅减轻了主机CPU资源的负荷。

将TX命令A的大量发送卸载使能位置为有效可在FCT中使能该功能。最终以太网帧的大小由TX命令B的最大分段大小字段以及封装报头的大小确定。图6-4所示为TCP分段过程的高级视图。

TX FCT执行以下操作：

- 将大型TCP数据包拆分为多个分段
- 创建以太网报头
- 创建IP报头
- 创建TCP报头
- 计算IP校验和（仅限IPv4）
- 计算TCP校验和

图6-4： TCP分段



© 2017 Microchip Technology Inc.

存储在URX缓冲区RAM中的TCP有效负载的前面是模板报头。它们由以太网、IP和TCP报头组成。模板报头不得超过256字节。FCT会复制模板报头并将其存储在LSO模板报头RAM中。它们将用作所有后续分段的报头的基础。

LSO支持以下格式。

- 以太网802.3
- IEEE 802.1q VLAN
- II型以太网
- SNAP报头
- IPv4
- IPv6
- IP选项
- TCP选项
- 具有下个报头选项的IPv6
  支持逐跳
  支持目标
  支持路由
  不支持拆分

注：	UDP数据包不支持LSO。

注：	LSO不支持IP隧道。

6.2.8.1 配置

要使FCT为LSO进行准备，主机软件必须执行以下步骤。

注：	步骤1和2可通过主机操作系统实现，但为TX命令字预留空间除外。

1. 协议栈从应用程序接收数据块并将其存储到自身的本地缓冲区中。本地缓冲区中预留了足够的空间来构建TX命令字和TCP有效负载前的模板报头。
2. 在本地缓冲区中，模板报头构建完成后将插入到TCP有效负载之前。软件必须确保模板报头满足以下要求：
   - IPv4 MF位未置1。
   - IPv4片段偏移量字段为0。
   - IPv4或IPv6数据包长度设置为0。
   - 相应地设置IPv4标识字段。
   - TCP序列号字段设置为标识TCP有效负载的第一个字节。
   - 针对分段的最后一个数据包相应地设置TCP FIN位。
   - 针对分段的最后一个数据包相应地设置TCP PSH位。
   - TCP标志URG、RST和SYN未置1。紧急指针设置为0。
3. 软件随后必须按照如下所述配置TX命令字以使能大量发送卸载：
   - 将TX命令A中的大量发送卸载使能位置1。
   - 设置TX命令A中的最大分段大小字段。MSS指示所封装数据包数据的大小。该值不包括以太网报头、IP报头或TCP报头。
   - 如果支持VLAN操作，则必须相应地设置TX命令B中的插入VLAN标记位、更换VLAN标记位和VLAN标记字段。
4. 软件通过USB接口将其本地缓冲区的内容发送给设备。后续数据可通过USB接口发送，具体取决于本地缓冲区的大小以及要从应用程序发送的数据的总大小。

6.2.8.2 处理

当FCT从URX缓冲区RAM中读出命令字时，如果发现TX命令A中的大量发送卸载使能位置为有效，则会认定已接收到LSO的帧。FCT会复制并存储模板报头。对于后续分段，将基于模板报头插入报头。此外，会为各个分段构建帧长字。除最后一个分段外，所有分段的长度均等于最大分段大小。

图6-5所示为使能LSO时帧数据在TX FIFO中的存储方式。数据包的总大小要求创建四个分段。最后一个分段的大小小于最大分段大小。

图6-5： LSO TX FIFO帧存储



© 2017 Microchip Technology Inc.

FCT负责针对LSO执行以下功能：

1. 计算IP校验和（IPv4）
2. 计算IP伪报头
3. 计算TCP校验和
4. 计算IP数据包长度
5. 计算IP识别字段（仅限IPv4）
6. 计算TCP序列号字段
7. 如果存在IP选项，则FCT会将其按原样复制到各个数据包中。同样地，TCP选项也会按原样复制到各个TCP数据包中。
8. 相应地设置TCP FIN和PSH位
9. VLAN标记处理
10. 请求MAC通过将其为相应帧构建的TX命令A中的插入FCS和填充置1为各个帧生成FCS。

如果存在SNAP报头，则FCT必须根据需要为802.3帧更新长度字段。

注：	FCT会忽略IP MF标志、NF标志和片段偏移量字段。FCT会忽略TCP URG、RST和SYN标志。还会忽略TCP紧急指针。

以下各小节以每个分段为基础将FCT在创建帧报头时的作用进行了分解。

6.2.8.2.1 初始数据包生成

对于分段的第一个数据包，FCT将执行以下报头计算：

- IP长度 = 最大分段大小 + IP报头大小 + TCP报头大小
- 总帧长 = IP长度 + L2报头 + VLAN
- 以太网长度 = IP长度
- 计算IP校验和（IPv4）
- IP标识 = 在模板IP报头中编程的值
- 计算TCP校验和
- TCP序列号 = 在模板TCP报头中编程的值
- TCP FIN标志 = 0
- TCP PSH标志 = 0

6.2.8.2.2 中间数据包生成

对于分段的中间数据包，FCT将执行以下报头计算：

- IP长度 = 最大分段大小 + IP报头大小 + TCP报头大小
- 总帧长 = IP长度 + L2报头 + VLAN
- 以太网长度 = IP长度
- 计算IP校验和（IPv4）
- IP标识 = 从上一个IP数据包中的值递增
- 计算TCP校验和
- TCP序列号 = 上一个TCP报头的值 + 最大分段大小
- TCP FIN标志 = 0
- TCP PSH标志 = 0

6.2.8.2.3 最终数据包生成

对于分段的最后一个数据包，FCT将执行以下报头计算：

- 最后一个帧TCP有效负载长度 = TCP有效负载长度 - N* 最大分段大小。（N表示之前发送的分段数。）
- IP长度 = 最后一个帧TCP有效负载长度 + IP报头大小 + TCP报头大小
- 总帧长 = IP长度 + L2报头 + VLAN
- 以太网长度 = IP长度

- 计算IP校验和（IPv4）
- IP标识 = 从上一个IP数据包中的值递增
- 计算TCP校验和
- TCP序列号 = 上一个TCP报头的值 + 最大分段大小
- TCP FIN标志设置为TCP模板报头中指定的值
- TCP PSH标志设置为TCP模板报头中指定的值

6.2.9 清除TX FIFO

器件允许主机清除FCT TX FIFO的全部内容。激活清除时，TX FIFO的内部读写指针会恢复其复位状态。

在清除TX FIFO之前，器件的发送器必须停止，如第6.2.10节所述。确认发送器停止完成后，FIFO控制器RX FIFO控制寄存器（FCT_RX_CTL）的FCT TX使能位会清零以停止TX FIFO操作。FCT TX禁止位和TX禁止中断（TX_DIS_INT）（如果已使能）会在TX FIFO硬件完成禁止过程后置为有效。之后，FIFO控制器RX FIFO控制寄存器（FCT_RX_CTL）的FCT TX复位位应置1，以启动清除操作。完成清除操作后，该位由硬件清零。

注：	TX禁止中断（TX_DIS_INT）的状态将一直保持至MAC发送寄存器（MAC_TX）的FCT TX禁止状态位和发送器禁止（TXD）状态位清零。

清除TX FIFO后，发送器可重启，如第6.2.10节所述。随后，可通过将FCT TX使能位置为有效来重启TX FIFO操作。

应用注意事项： 如果批量输出端点中存在待处理的URB，则软件不应尝试清除TX FIFO。

6.2.10 停止和启动发送器

要停止发送器，主机必须执行以下步骤：

1. 通过软件将FIFO控制器TX FIFO控制寄存器（FCT_TX_CTL）的FCT TX使能位清零。
2. 通过软件轮询FIFO控制器TX FIFO控制寄存器（FCT_TX_CTL）的FCT TX禁止位，确认FCT TX已禁止。

注：	MAC继续从FCT读取当前发送的帧，直至该帧完成传送。帧完成发送后，FCT TX禁止位将置为有效。

3. 将FIFO控制器TX FIFO控制寄存器（FCT_TX_CTL）的FCT TX禁止位置1。
4. 通过软件将MAC发送寄存器（MAC_TX）的发送器使能（TXEN）位清零，从而暂停MAC发送器。
5. 通过软件轮询MAC发送寄存器（MAC_TX）的发送器禁止（TXD）位，确认MAC发送器已禁止。
6. 将发送器禁止（TXD）状态位置1，指示MAC TX已暂停。

应用注意事项： 除了轮询FCT TX禁止和/或发送器禁止（TXD）之外，还可使用中断状态寄存器（INT_STS）的TX禁止中断（TX_DIS_INT）位。

应用注意事项： 将器件配置为半双工工作模式时，在FCT TX使能清零后、帧发送完成前可能会发生冲突。在这种情况下，MAC会将中止向FCT发送信号置为有效，相应帧应被FCT丢弃。

TX路径停止后，主机还可以清除TX FIFO，如第6.2.9节所述。主机可通过先将MAC发送寄存器（MAC_TX）的发送器使能（TXEN）位置1、再将FIFO控制器TX FIFO控制寄存器（FCT_TX_CTL）的FCT TX使能位置1来重新使能发送器。

如果TX FIFO中存在待处理的帧（即，未清除TX FIFO），则会用该数据恢复发送。

© 2017 Microchip Technology Inc.

7.0 接收过滤引擎（RFE）

RFE从以太网MAC接收以太网帧、然后对这些帧进行处理，再将其传送给RX FCT。RFE负责过滤接收到的以太网帧、验证TCP/UDP/ICMP/IGMP和IP校验和以及移除VLAN标记。

从MAC接收到帧后，RFE将获取帧数据和状态信息。帧处理完成后，RFE会用从MAC获取的状态信息封装其状态，并以RX命令A、RX命令B和RX命令C的形式将该信息（以及帧数据）传送给FCT。

RFE使能时，可从帧中移除VLAN标记。VLAN标记的移除由接收过滤引擎控制寄存器（RFE_CTL）的使能VLAN标记移除位控制。如果该位置1，则标记会被移除。如果该位清零，则RFE不会以任何方式修改帧。

注：	如果一个帧中存在多个VLAN标记，则RFE仅会移除第一个标记（与MAC源地址相邻）。

RFE通过RX命令B提供第3层校验和（如果已使能）和VLAN ID，而RX命令A和RX命令C包含帧的状态。

当RFE确定帧具有校验和错误时，它会将RX命令A的相应错误位置1以标识错误条件。

注：	FCT不会对FCT RX FIFO中校验和验证失败的帧进行回退。

7.1 帧过滤

RFE通过处理以太网源地址、以太网目标地址和VLAN ID过滤以太网帧。

支持以下帧过滤选项：

- 全局单播（接收所有单播帧）
- 全局多播（接收所有多播帧）
- 广播过滤（丢弃所有广播帧）
- 理想地址过滤
- 哈希地址过滤
- VLAN过滤（无标记/VID）

7.1.1 理想地址过滤

RFE提供理想地址过滤。这表示帧过滤的第一级。有33个地址可用于实现此目的，这些地址存储在MAC地址理想过滤器寄存器（ADDR_FILTx）中。每个条目均可配置为目标地址或源地址。表7-1所示为一个条目。

表7-1： 理想地址条目格式

BIT	说明
49	**地址有效** 该位置1时，指示该条目包含有效数据并且用于理想过滤。
48	**地址类型** 该位置1时表示MAC地址代表MAC源地址。否则，该条目用于MAC目标地址。
47:0	**MAC地址** 该字段保存将通过RFE进行匹配的48位MAC地址。 MAC地址存储方案与RXADDRH和RXADDRL寄存器的地址存储方案匹配，请参见表14-4，“RX_ADDRL和RX_ADDRH字节顺序”。

目标地址过滤通过接收过滤引擎控制寄存器（RFE_CTL）的使能目标地址理想过滤（DPF）位使能。源地址过滤通过使能源地址理想过滤（SPF）位使能。源地址和目标地址过滤均使能时，如果两个字段均不存在匹配，则会丢弃帧。在这种情况下，还可通过哈希过滤器实现目标地址匹配。

接收到帧后，RFE将在解析出目标地址和源地址之后比较表中的全部33个条目。过滤器通过MAC地址理想过滤器寄存器（ADDR_FILTx）进行添加和更改。条目可在运行时更改。

7.1.2 哈希地址过滤

RFE支持MAC目标地址的非理想过滤。这允许地址过滤器的数量超出理想过滤器所提供的数量。

注： 哈希过滤器会导致误报。因此，主机必须验证目标地址。

默认情况下将为多播和单播目标地址使能哈希过滤。哈希过滤始终不适用于广播地址。接收过滤引擎控制寄存器（RFE_CTL）的使能多播地址哈希过滤（MHF）和使能目标地址哈希过滤（DHF）位针对相应的帧类型使能地址哈希过滤器。

RFE通过CRC-32计算基于目标地址计算哈希值。哈希结果用于为存储在VHF中的哈希地址过滤器表编索引。图7-3给出了VHF的布局以及其中的哈希地址过滤器表的位置。过滤器表的长度为16个DWORD，最多可存储512个条目。每个条目都是16 DWORD阵列中的一个位。

新帧开始时，CRC-32用值FFFFFFFFh进行初始化。之后，CRC-32将用目标地址的各个字节进行更新。

此时，使用以下算法更新CRC-32：

令：

^表示异或运算符。

Data[7:0]表示要包含在校验和内的已接收数据字节。

CRC[31:0]包含计算所得的CRC-32校验和。

F0 … F7表示中间结果，确定某个数据字节是CRC-32的一部分时会对其进行计算。

计算：

F0 = CRC[31] ^ Data[0]

F1 = CRC[30] ^ Data[1]

F2 = CRC[29] ^ Data[2]

F3 = CRC[28] ^ Data[3]

© 2017 Microchip Technology Inc.

F4 = CRC[27] ^ Data[4]

F5 = CRC[26] ^ Data[5]

F6 = CRC[25] ^ F0 ^ Data[6]

F7 = CRC[24] ^ F1 ^ Data[7]

CRC-32的更新如下：

CRC[31] = CRC[23] ^ F2

CRC[30] = CRC[22] ^ F0 ^ F3

CRC[29] = CRC[21] ^ F0 ^ F1 ^ F4

CRC[28] = CRC[20] ^ F1 ^ F2 ^ F5

CRC[27] = CRC[19] ^ F2 ^ F3 ^ F6

CRC[26] = CRC[18] ^ F3 ^ F4 ^ F7

CRC[25] = CRC[17] ^ F4 ^ F5

CRC[24] = CRC[16] ^ F5 ^ F6

CRC[23] = CRC[15] ^ F0 ^ F6 ^ F7

CRC[22] = CRC[14] ^ F1 ^ F7

CRC[21] = CRC[13] ^ F2

CRC[20] = CRC[12] ^ F3

CRC[19] = CRC[11] ^ F0 ^ F4

CRC[18] = CRC[10] ^ F0 ^ F1 ^ F5

CRC[17] = CRC[9] ^ F0 ^ F1 ^ F2 ^ F6

CRC[16] = CRC[8] ^ F1 ^ F2 ^ F3 ^ F7

CRC[15] = CRC[7] ^ F0 ^ F2 ^ F3 ^ F4

CRC[14] = CRC[6] ^ F0 ^ F1 ^ F3 ^ F4 ^ F5

CRC[13] = CRC[5] ^ F1 ^ F2 ^ F4 ^ F5 ^ F6

CRC[12] = CRC[4] ^ F0 ^ F2 ^ F3 ^ F5 ^ F6 ^ F7

CRC[11] = CRC[3] ^ F0 ^ F1 ^ F3 ^ F4 ^ F6 ^ F7

CRC[10] = CRC[2] ^ F1 ^ F2 ^ F4 ^ F5 ^ F7

CRC[9] = CRC[1] ^ F0 ^ F2 ^ F3 ^ F5 ^ F6

CRC[8] = CRC[0] ^ F0 ^ F1 ^ F3 ^ F4 ^ F6 ^ F7

CRC[7] = F0 ^ F1 ^ F2 ^ F4 ^ F5 ^ F7

CRC[6] = F1 ^ F2 ^ F3 ^ F5 ^ F6

CRC[5] = F2 ^ F3 ^ F4 ^ F6 ^ F7

CRC[4] = F3 ^ F4 ^ F5 ^ F7

CRC[3] = F4 ^ F5 ^ F6

CRC[2] = F5 ^ F6 ^ F7

CRC[1] = F6 ^ F7

CRC[0] = F7

© 2017 Microchip Technology Inc.

得到的CRC-32的高9位[31:23]由RFE提取。该值提供要检查的过滤器表中的位存储单元。如果相应位置为有效，则帧会通过哈希过滤器。Bit 31:28指向要使用的表中的DWORD，而bit 27:23则指示位条目。图7-1所示为此解码过程。

图7-1： 哈希过滤器解码



© 2017 Microchip Technology Inc.

7.1.3 VLAN过滤

RFE能够基于VLAN标记进行过滤。类型字段与VLAN类型寄存器（VLAN_TYPE）指示的值或8100h匹配时，存在VLAN标记。

如果存在多个VLAN标记，则RFE仅考虑第一个标记。该标记定义为紧邻源地址的标记。

RFE可配置为丢弃或通过不具备VLAN标记的帧。这由接收过滤引擎控制寄存器（RFE_CTL）的未标记帧过滤（UF）位进行控制。

如果RFE遇到带标记的帧，则会移除VLAN标记。VLAN ID置于RX命令B的VLAN标记字段中并且RX命令A的帧带有VLAN标记位置1。

12位VID从VLAN标记中提取，在接收过滤引擎控制寄存器（RFE_CTL）的使能VLAN过滤（VF）位置1时用于VLAN过滤。VID映射到VMF中包含的VLAN ID过滤器表中的某个位。图7-2所示为映射过程。如果相应位置1，则帧会通过VLAN过滤。如果使能过滤，并且VLAN ID过滤器表中不存在VID（映射的位清零），则帧会被丢弃。

图7-2： VLAN ID过滤器解码



7.1.4 VHF构成

VHF RAM包含执行VLAN过滤和基于哈希的目标地址过滤所需的表。图7-2给出了VLAN过滤器表和哈希过滤器表的存储单元。表的内容在DWORD边界进行寻址。

图7-3： VHF RAM布局



VHF条目通过数据端口寄存器添加和更改。数据端口选择寄存器（DP_SEL）用于指定VHF RAM。VHF条目可在运行时更改。

发生复位事件后，RFE会自动将VHF的内容初始化为0h。在进行初始化时，对该RAM的数据端口访问将处于等待状态。

© 2017 Microchip Technology Inc.

7.1.5 详细的过滤规则

图7-4所示为RFE所执行的准确过滤过程。

图7-4： 详细的过滤规则



7.2 校验和卸载

RFE支持IP校验和、TCP/UDP校验和以及L3校验和的卸载。同时支持IPv4和IPv6。RFE支持以下IEEE 802.3帧类型：

- II型以太网帧
- 以太网SNAP帧

支持802.1q VLAN标记。RFE最多能识别两个VLAN标记，并且可将其从校验和计算中排除。用于识别VLAN标记的类型由VLAN类型寄存器（VLAN_TYPE）定义。该值默认为8100h。

7.2.1 IP校验和

类型字段中的值0800h表示帧为IPv4帧。类型字段中的值86DDh表示帧为IPv6帧。

接收过滤引擎控制寄存器（RFE_CTL）的使能IP校验和验证位置1时，将使能IP校验和卸载。如果发现IP校验和有错误，则RX命令A的IP校验和错误位将置为有效，并且RFE会向FCT发出中止帧的信号。如果IP报头的大小小于IP报头长度指示的20字节，则IP校验和错误也会置为有效。

注：	如果存在IP选项，则IP报头的长度可能会大于5个DWORD（20字节）。 IPv6不具备IP校验和。

IP校验和是IP报头中所有16位组的二进制补码和的16位二进制补码。校验和通过计算IP报头的16位二进制补码和进行验证。此计算包括IP校验和本身。如果最终结果为FFFFh，则数据包具备有效IP校验和。

7.2.2 第3层校验和

接收过滤引擎控制寄存器（RFE_CTL）的使能TCP/UDP校验和验证位置1时，将使能第3层校验和以及TCP/UDP校验和。接收过滤引擎控制寄存器（RFE_CTL）的使能IGMP校验和验证位置1时，将使能第3层校验和以及IGMP校验和。同样地，接收过滤引擎控制寄存器（RFE_CTL）的使能ICMP校验和验证位置1时，将使能第3层校验和以及ICMP校验和。

第3层校验和是整个第3层数据包的16位二进制补码和。计算校验和时，一次计算16位。对于奇数大小的帧，需使用额外的零字节填充到16位。

假设存在以下数据包：DA、SA、Type、B0、B1、B2 … BN和FCS

令[A, B] = A*256 + B

如果数据包有偶数个八位字节，则：

校验和 = [B1, B0] + C0 + [B3, B2] + C1 + … + [BN, BN-1] + CN-1

其中，C0、C1...CN-1表示中间和的进位结果。

如果数据包有奇数个八位字节，则：

校验和 = [B1, B0] + C0 + [B3, B2] + C1 + … + [0, BN] + CN-1

© 2017 Microchip Technology Inc.

图7-5给出了II型以太网帧的第3层校验和的范围。计算从类型字段后开始，且不包含FCS。

图7-5： 第3层校验和——II型以太网



假设帧为带有VLAN标记的802.3以太网帧。RFE将绕过DA、SA、VLAN标记、SNAP报头和类型字段。计算从紧跟在类型字段后的字节开始。计算不包括FCS。

图7-6： 第3层校验和——802.3帧



校验和处于RX命令B的L3原始校验和字段中。此原始校验和用于第3层协议不是IP或IP拆分数据包的情况。

注：	如果接收过滤引擎控制寄存器（RFE_CTL）的使能 TCP/UDP 校验和验证、使能 ICMP 校验和验证或使能IGMP校验和验证位均未置1，则L3原始校验和字段的值未定义。

7.2.3 TCP校验和

如果RFE检测到TCP报头，则会在接收过滤引擎控制寄存器（RFE_CTL）的使能TCP/UDP校验和验证位置1时尝试验证TCP校验和。IP协议为6时指示TCP。

TCP校验和包括TCP报头、TCP数据和伪报头。伪报头包括源IP地址、目标IP地址、IP协议编号和TCP报头以及数据中的总字节数。后面字段的计算如下：

TCP报头和数据中的总字节 = IP总长度 - 4*(IP报头长度)

注：	TCP报头中没有可用的长度字段，必须通过IP报头进行计算。

由于校验和是以16位形式进行的，因此可能需要在最后一个数据字节旁添加一个零填充字节。总字节数为奇数时需要进行上述操作。图7-7（IPv4）和图7-8（IPv6）给出了TCP校验和的范围。

RFE基于TCP报头、TCP数据和伪报头计算16位二进制补码和。如果最终结果为FFFFh，则数据包通过TCP校验和验证。如果最终结果不为FFFFh，则校验和验证失败，TCP/UDP/ICMP/IGMP校验和错误位会置1。

如果IP数据包被拆分，则不会验证TCP校验和。拆分数据包由以下条件确定。

- IP报头的MF标志置1且片段偏移量值为零时指示第一个片段。
- IP片段偏移量字段的值大于零时可确定后续片段。

注：	有关校验和计算的更多详细信息，请参见RFC 1624。

图7-7： TCP校验和——IPV4



© 2017 Microchip Technology Inc.

图7-8： TCP校验和——IPV6



7.2.4 UDP校验和

如果RFE检测到UDP报头，则会在接收过滤引擎控制寄存器（RFE_CTL）的使能TCP/UDP校验和验证位置1时尝试验证UDP校验和。IP协议为17时指示UDP。UDP校验和的计算过程与TCP校验和基本相同。图7-9（IPv4）和图7-10（IPv6）给出了UDP校验和的范围。

注：	伪报头中的UDP长度字段与UDP报头中的UDP报文长度相等。因此，与TCP的情况不同，无需通过IP报头以数字方式计算长度。

对于IPv4，UDP校验和可选。值0000h表示未使用校验和。如果使用IPv4，则遇到此条件后，TCP/UDP/ICMP/IGMP校验和错误状态位不会置为有效。

对于IPv6，值为零的UDP校验和无效。如果使用IPv6，则校验和0000h会导致TCP/UDP/ICMP/IGMP校验和错误位置为有效。

注：	通常，当UDP校验和生成导致0000h时，值FFFFh（0-）会插入到UDP校验和字段。

如果IP数据包被拆分，则不会验证UDP校验和。有关如何确定拆分数据包的更多详细信息，请参见第7.2.3节。

图7-9： UDP校验和——IPV4



© 2017 Microchip Technology Inc.

图7-10： UDP校验和——IPV6



7.2.5 ICMP校验和

如果RFE检测到ICMP报头，则会在配置时尝试验证ICMP校验和。对于IPv4数据报，IP协议为1时指示ICMP。ICMP校验和是ICMP报文（以ICMP类型字段开始）的二进制补码和的16位二进制补码。

ICMPv6与IPv6搭配使用。这通过下一个报头值58进行指示。在这种情况下，校验和为整个ICMPv6报文（以ICMPv6报文类型字段开始，并且在前面加上IPv6报头字段的“伪报头”）的二进制补码和的16位二进制补码。ICMPv6校验和中包含的伪报头由IPv4变化而来。有关IPv6伪报头的定义，请参见图7-8。伪报头中使用的下一个报头值为58。

ICMP校验和验证通过将接收过滤引擎控制寄存器（RFE_CTL）的使能ICMP校验和验证位置1来使能。

如果IP数据包被拆分，则不会验证ICMP校验和。有关如何确定拆分数据包的更多详细信息，请参见第7.2.3节。

7.2.6 IGMP校验和

如果RFE检测到IGMP报头，则会在配置时尝试验证IGMP校验和。IP协议为2时指示IGMP。校验和是整个IGMP报文（整个IP有效负载）的二进制补码和的16位二进制补码。

IGMP校验和验证通过将接收过滤引擎控制寄存器（RFE_CTL）的使能IGMP校验和验证位置1来使能。

如果IP数据包被拆分，则不会验证IGMP校验和。有关如何确定拆分数据包的更多详细信息，请参见第7.2.3节。

7.2.6.1 校验和汇总

表7-2汇总了不同L3和L4配置下RFE的校验和卸载能力。

表7-2： 校验和卸载能力汇总

数据包类型	IP 校验和能力	TCP/UDP 校验和能力	ICMP 校验和能力	IGMP 校验和能力	原始校验和
II型以太网	是	是	是	是	是
SNAP报头	是	是	是	是	是
单一VLAN标记	是	是	是	是	是
堆叠的VLAN标记	是	是	是	是	是
IPv4	是	是	是	是	是
IPv6	否	是	是	否	是
IP片段	是	否	否	否	是
IP选项	是	是	是	是	是
TCP或UDP选项	是	是	不适用	不适用	是
L4协议不是TCP或UDP	是	否	不适用	不适用	是
L3协议不是IP	否	否	否	否	是

© 2017 Microchip Technology Inc.

表7-2： 校验和卸载能力汇总（续）

数据包类型	IP 校验和能力	TCP/UDP 校验和能力	ICMP 校验和能力	IGMP 校验和能力	原始校验和
具有下个报头选项的IPv6 注7-1	否	是	是	否	是
通过IPv4建立IPv6隧道	是（IPv4）	是	是	否	是
通过IPv4建立IPv4隧道	否	否	否	否	是

注7-1 不支持拆分。支持逐跳扩展报头、目标扩展报头和路由扩展报头。

8.0 10/100/1000 以太网 MAC

以太网媒体访问控制器（Media Access Controller，MAC）整合了运行符合以太网/IEEE 802.3标准的节点所需的基本协议，同时还通过RGMII提供有外部以太网PHY接口。MAC可工作在全双工1000 Mbps或半/全双工10/100 Mbps模式下。

当工作在半双工模式下时，MAC完全符合ISO/IEC 8802-3（ANSI/IEEE标准）的第4节和ANSI/IEEE 802.3标准。当工作在全双工模式下时，MAC符合IEEE 802.3x全双工工作标准。

MAC提供多种可编程的增强型功能，旨在最大程度减少主机监控、总线占用以及消息预/后处理。这些功能包括禁止在冲突后重试、逐帧动态生成FCS（帧校验序列）、自动插入和删除填充字段以强制最小帧大小属性、以及自动重新发送和检测冲突帧。

MAC功能的主要属性如下：

- 通过RGMII提供外部以太网PHY接口
- 发送和接收消息数据封装
- 组帧（帧边界定界和帧同步）
- 错误检测（物理介质传输错误）
- FCS校验/移除/生成
- 前导移除/生成
- 媒体访问管理
- 介质分配（冲突检测，全双工工作模式下除外）
- 争用解决（冲突处理，全双工工作模式下除外）
- 全双工模式下的流控制
- 解码控制帧（PAUSE命令）和禁止发送器
- 生成控制帧（PAUSE命令）
- 维持最小包间隔（Inter Packet Gap，IPG）
- 魔术包/LAN唤醒（WOL）检测
- 远程唤醒帧检测
- 邻居请求卸载
- ARP卸载
- 实现简单网络管理协议（Simple Network Management Protocol，SNMP）和远程监视（Remote Monitoring，RMON）管理计数器组

器件内MAC与USB接口之间的发送和接收数据路径相互独立，因此可将性能发挥到极致（尤其是在全双工模式下）。

在后端，MAC通过RGMII与外部PHY接口。

FCT RX和TX FIFO以及URX FIFO和UTX FIFO可增大MAC的数据包缓冲区存储空间。FIFO是连接USB接口与MAC的管道，所有发送和接收的数据以及各种命令/状态信息均通过它来传送。深FIFO相对于各种传输和OS软件堆栈拥有更高的延时容忍度，可减少并最大程度避免溢出条件。

8.1 冲突处理

检测到冲突时，将暂停数据传输并发送阻塞模式信号。发生冲突之后，MAC将尝试重新发送帧。帧重新发送时间由“截断二进制指数后退”算法决定。后退限值通过硬件配置寄存器（HW_CFG）的后退限制（BOLMT）字段选择。延时的单位为时隙，一个时隙等于512个位时间。MAC还控制FCT的rewind_fr和release_fr信号。rewind_fr信号用于支持在发生冲突后重新发送帧。在帧成功发送或者因过多冲突或迟冲突而中止后，release_fr信号将置为有效，指示MAC已完成当前帧的处理并准备处理下一个帧。

注：	1000 Mbps模式下不支持半双工操作。

© 2017 Microchip Technology Inc.

8.2 流控制

器件的以太网MAC使用暂停操作和控制帧来支持全双工流控制。另外，也可基于手动发送流控制帧或通过自动发送流控制帧来支持全双工流控制，具体取决于RX FIFO中的高和低水印阈值。

8.2.1 全双工流控制

暂停操作会在一段指定的时间内禁止传输数据帧。暂停操作由以下部分组成：一个包含全局分配的多播地址（01-80-C2-00-00-01）或编程设定的单播地址的帧、PAUSE操作码以及一个指示数据传输禁止时隙（512个位时间）数量的参数。PAUSE参数的取值范围为0至65,535个时隙。

流控制寄存器（FLOW）的RX流控制使能（RX_FCEN）位用于使能接收MAC流控制功能。该位置1时，如果以太网MAC逻辑接收到含有保留多播/单播地址和PAUSE操作码的帧，则会在一段指定的时间内禁止传输数据帧。如果在传输过程中接收到暂停请求，则暂停操作将在传输完成后生效。控制帧由MAC接收和处理。流控制寄存器（FLOW）的转发暂停帧（FPF）位的设置决定是否传送这些帧。

传输暂停帧既可手动生成，也可自动生成，具体取决于RX FIFO阈值。将流控制寄存器（FLOW）的强制发送TX流控制帧（FORCE_FC）位置1将启动暂停控制帧的传输。暂停时间在流控制寄存器（FLOW）的暂停时间（FCPT）字段中指定。

流控制寄存器（FLOW）的TX流控制使能（TX_FCEN）位用于使能传输暂停帧的自动生成。该位置1时，MAC将使用FCT生成的内部流控制开/关信号来触发暂停帧的传输。只要超过流控制寄存器（FLOW）中编程的阈值，FCT就会通知MAC。当RX FIFO达到FCT流控制阈值寄存器（FCT_FLOW）的流控制开启阈值字段中设定的值时，FCT会将内部流控制开启信号置为有效，从而使MAC发送一个包含FLOW寄存器的暂停时间（FCPT）字段中指定的暂停时间的暂停帧。当RX FIFO降至低于FCT_FLOW的流控制关闭阈值字段中设定的值时，FCT会将内部流控制关闭信号置为有效，从而使MAC发送一个暂停时间为0的暂停帧。只有当RX FIFO值降至低于流控制关闭阈值并在之后再次超过流控制开启阈值时，器件才会发送另一个暂停帧。

8.3 LAN唤醒（WOL）事件检测

8.3.1 概述

唤醒控制和状态寄存器1（WUCSR1）的以下位使能时，可将以太网MAC检测到的WOL事件置为有效：

- 理想DA帧接收（PFDA_FR）
- 唤醒帧使能（WUEN）
- 魔术包使能（MPEN）
- 广播唤醒使能（BCAST_EN）

同样地，唤醒控制和状态寄存器2（WUCSR2）的以下位使能时，可将WOL事件置为有效：

- IPv6 TCP SYN唤醒使能（IPV6_TCPSYN_WAKE_EN）
- IPv4 TCP SYN唤醒使能（IPV4_TCPSYN_WAKE_EN）

只要功耗管理控制寄存器（PMT_CTL）中的LAN唤醒使能（WOL_EN）位置1、之前列出的使能位至少有一个置1且器件处于SUSPEND0状态，则当遇到特性与使能位所指定特性匹配的数据包时，将发生以下情况：

- 当处于SUSPEND3状态时，将帧存储到RX FIFO中。
- 唤醒控制和状态寄存器1（WUCSR1）和唤醒源寄存器（WK_SRC）中的相应状态位置1，具体取决于使能位的设置和数据包的特性。
- 将唤醒事件信号发送给主机。
- 主机发送恢复信令。
- 如果功耗管理控制寄存器（PMT_CTL）中的恢复清除远程唤醒状态（RES_CLR_WKP_STS）位置1，则唤醒控制和状态寄存器1（WUCSR1）和唤醒控制和状态寄存器2（WUCSR2）中的所有唤醒状态位都将清零。

- 如果功耗管理控制寄存器（PMT_CTL）中的恢复清除远程唤醒使能（RES_CLR_WKP_EN）位置 1，则唤醒控制和状态寄存器1（WUCSR1）和唤醒控制和状态寄存器2（WUCSR2）中的所有唤醒使能位都将清零。
- 器件将切换为正常状态。
- 主机随后检查器件寄存器和存储器中的数据来确定发生的事件。

注：	可在WUCSR1和WUCSR2中为数据包设置多个状态位。例如，假定理想DA帧接收（PFDA_FR）和IPv4 TCP SYN唤醒使能（IPV4_TCPSYN_WAKE_EN）置1。随后，理想DA帧接收（PFDA_FR）和IPv4 TCP SYN数据包接收（IPV4_TCPSYN_RCD）将在接收到与SYN IPv4源地址寄存器（SYN_IPV4_ADDR_SRC）、SYN IPv4目标地址寄存器（SYN_IPV4_ADDR_DEST）和SYN IPv4 TCP端口寄存器（SYN_IPV4_TCP_PORTS）设置的参数匹配的IPv4 TCP SYN数据包时置1。

注：	如果功耗管理控制寄存器（PMT_CTL）中的恢复清除远程唤醒状态（RES_CLR_WKP_STS）置1，则没有状态位可供检查。要获取该信息，可访问唤醒源寄存器（WK_SRC）。

8.3.2 WOL事件检测

以下几节概要介绍了可使能的各个WOL事件。假定：

- 功耗管理控制寄存器（PMT_CTL）中的恢复清除远程唤醒状态（RES_CLR_WKP_STS）和恢复清除远程唤醒使能（RES_CLR_WKP_EN）位**未置1**。

8.3.2.1 理想DA检测

将唤醒控制和状态寄存器1（WUCSR1）中的理想DA唤醒使能（PFDA_EN）位置1并进入SUSPEND0、SUSPEND1或SUSPEND3状态会使MAC处于理想DA检测模式。在该模式下，将禁止正常的数据接收，MAC内的检测逻辑会检查每个接收帧的目标地址。当接收到目标地址与MAC接收地址高位寄存器（RX_ADDRH）和MAC接收地址低位寄存器（RX_ADDRL）指定的目标地址匹配的帧时，WUCSR1中的理想DA帧接收（PFDA_FR）位将置1，并且会发出远程唤醒。主机随后将恢复器件。主机可通过读取WUSCR1和WUSCR2寄存器来确定接收的数据包的特性以及引发远程唤醒的条件。

注：	除理想DA帧接收（PFDA_FR）位外，还可在WUCSR1和WUCSR2中为数据包设置其他位，具体取决于使能位的设置和数据包的特性。

必须将WUCSR1和WUCSR2中的理想DA唤醒使能（PFDA_EN）位以及所有其他使能位清零，才能允许MAC恢复正常的接收操作。主机还必须在进入SUSPEND0、SUSPEND1或SUSPEND3状态之前将WUCSR1和WUCSR2中的所有状态位都清零，这样才能监视下一个WOL事件。

© 2017 Microchip Technology Inc.

8.3.2.2 唤醒帧检测

共支持32个可编程唤醒帧过滤器。每个过滤器都有一个128位字节掩码，用于指示MAC应对帧的哪些字节进行比较。CRC-16通过这些字节来计算。随后，结果将与过滤器的相关CRC-16进行比较，以确定是否存在匹配。

将唤醒控制和状态寄存器1（WUCSR1）中的唤醒帧使能（WUEN）位置1会使MAC处于唤醒帧检测模式。在该模式下，将禁止正常的数据接收，MAC内的检测逻辑会检查接收数据中是否存在预编程的唤醒帧模式。当接收到唤醒模式时，WUCSR中的远程唤醒帧接收（WUFR）位将置1，器件会使自身处于完全工作状态，并且将发出远程唤醒。主机随后将恢复器件并读取WUSCR1和WUCSR2寄存器以确定引起远程唤醒的条件。

注：	除远程唤醒帧接收（WUFR）位外，还可在WUCSR1和WUCSR2中为数据包设置其他位，具体取决于使能位的设置和数据包的特性。

必须将WUCSR1和WUCSR2中的唤醒帧使能（WUEN）位以及所有其他使能位清零，才能允许MAC恢复正常的接收操作。主机还必须在进入SUSPEND0、SUSPEND1或SUSPEND3状态之前将WUCSR1和WUCSR2中的所有状态位都清零，这样才能监视下一个WOL事件。

在将MAC置于唤醒帧检测状态之前，应用程序必须为检测逻辑提供采样帧列表及其相应的字节掩码。该信息通过为所有使能的过滤器写入唤醒过滤器x配置寄存器（WUF_CFGx）和唤醒过滤器x字节掩码寄存器（WUF_MASKx）来提供。有关这些寄存器的更多信息，请参见相关章节。

MAC提供了32个支持多种不同接收数据包模式的可编程过滤器。无论是否使能过滤器，已使能过滤器的目标地址类型均由唤醒过滤器x配置寄存器（WUF_CFGx）的过滤器使能和过滤器地址类型字段确定。

如果使能了远程唤醒模式，则功能远程唤醒将接收寻址到MAC的所有帧。随后，它将对比已使能的过滤器校验每个帧，并在传送已使能过滤器的地址过滤与CRC值匹配的信号时将帧识别为远程唤醒帧。

为了确定CRC模块应校验帧的哪些字节，MAC将为支持的8个过滤器中的每一个使用可编程字节掩码和可编程模式偏移量。

模式偏移量定义帧中应校验的第一个字节的位置。字节掩码是一个128位字段，用于指定是否应校验从模式偏移量开始的帧内的128个连续字节中的每一个字节。如果字节掩码中的bit j置1，则检测逻辑将校验帧中的字节（模式偏移量 + j），否则将忽略字节（模式偏移量 + j）。

完成CRC-16校验过程时，使用模式偏移量和字节掩码计算得到的CRC-16将和与过滤器相关的预期CRC-16值进行比较。如果发生匹配，则将发出远程唤醒事件。

具体过滤器的模式偏移量和预期CRC-16分别通过唤醒过滤器x配置寄存器（WUF_CFGx）的过滤器模式偏移量和过滤器CRC-16字段确定。具体过滤器的字节掩码通过主机向唤醒过滤器x字节掩码寄存器（WUF_MASKx）块中与过滤器相关的4个DWORD掩码寄存器写入数据的方式来设置。

CRC-16的计算如下：

帧开始时，CRC-16用值FFFFh进行初始化。当模式偏移量和掩码指示接收字节为校验和计算的一部分时，CRC-16进行更新。此时，使用以下算法更新CRC-16：

令：

^表示异或运算符。

Data[7:0]表示要包含在校验和内的已接收数据字节。

CRC[15:0]包含计算所得的CRC-16校验和。

F0 … F7表示中间结果，确定某个数据字节是CRC-16的一部分时会对其进行计算。

计算：

F0 = CRC[15] ^ Data[0]

F1 = CRC[14] ^ F0 ^ Data[1]

F2 = CRC[13] ^ F1 ^ Data[2]

F3 = CRC[12] ^ F2 ^ Data[3]

F4 = CRC[11] ^ F3 ^ Data[4]

F5 = CRC[10] ^ F4 ^ Data[5]

F6 = CRC[09] ^ F5 ^ Data[6]

F7 = CRC[08] ^ F6 ^ Data[7]

CRC-16的更新如下：

CRC[15] = CRC[7] ^ F7

CRC[14] = CRC[6]

CRC[13] = CRC[5]

CRC[12] = CRC[4]

CRC[11] = CRC[3]

CRC[10] = CRC[2]

CRC[9] = CRC[1] ^ F0

CRC[8] = CRC[0] ^ F1

CRC[7] = F0 ^ F2

CRC[6] = F1 ^ F3

CRC[5] = F2 ^ F4

CRC[4] = F3 ^ F5

CRC[3] = F4 ^ F6

CRC[2] = F5 ^ F7

CRC[1] = F6

CRC[0] = F7

表8-1给出了在唤醒控制和状态寄存器1（WUCSR1）中的唤醒帧使能（WUEN）位置1时会生成唤醒事件的情况。所有其他情况都不会生成唤醒事件。

表8-1： 生成唤醒事件的情况

使能过滤器（注8-1）	CRC匹配（注8-2）	通过常规接收过滤器	地址类型（注8-3）	支持的唤醒数据包类型
是	是	是	多播（=10b）	多播
是	是	是	单播（=00b）	单播
是	是	是	已通过接收过滤器（=x1b）	广播、多播和单播

注8-1 由相应唤醒过滤器x配置寄存器（WUF_CFGx）的过滤器使能位确定。

注8-2 CRC与由相应唤醒过滤器x配置寄存器（WUF_CFGx）的过滤器CRC-16字段确定的过滤器*x* CRC-16匹配。

注8-3 由唤醒过滤器x配置寄存器（WUF_CFGx）的过滤器地址类型字段确定。

© 2017 Microchip Technology Inc.

注：	x表示“无关”。

8.3.2.3 魔术包检测

将唤醒控制和状态寄存器1（WUCSR1）中的魔术包使能（MPEN）位置1会使MAC处于“魔术包”检测模式。在该模式下，将禁止正常的数据接收，MAC内的检测逻辑会检查接收数据中是否存在魔术包。

当接收到魔术包时，WUCSR中的魔术包接收（MPR）位将置1，器件会使自身处于完全工作状态，并且将发出远程唤醒。主机随后将恢复器件并读取WUSCR1和WUCSR2寄存器以确定引起远程唤醒的条件。

注：	除魔术包接收（MPR）位外，还可在WUCSR1和WUCSR2中为数据包设置其他位，具体取决于使能位的设置和数据包的特性。

必须将WUCSR1和WUCSR2中的魔术包使能（MPEN）位以及所有其他使能位清零，才能允许MAC恢复正常的接收操作。主机还必须在进入SUSPEND0、SUSPEND1或SUSPEND3状态之前将WUCSR1和WUCSR2中的所有状态位都清零，这样才能监视下一个WOL事件。

在魔术包模式下，MAC内的逻辑将持续监视寻址到节点的每个帧中是否存在特定的魔术包模式。它将通过MAC的地址或多播地址（包括广播地址）检查数据包，以满足魔术包要求。

注：	MAC的地址由MAC接收地址高位寄存器（RX_ADDRH）和MAC接收地址低位寄存器（RX_ADDRL）指定。

MAC将检查每个接收帧中目标和源地址字段后的模式48‘hFF_FF_FF_FF_FF_FF同步流。随后，MAC会检查帧中是否存在重复16次的MAC地址（没有任何间断或中断）。如果重复16次的地址中存在间断，则MAC会再次扫描传入帧中的48‘hFF_FF_FF_FF_FF_FF模式。

这些重复16次的地址可以出现在任何位置，但必须在同步流之后。只要器件检测到重复16次的MAC地址，就还会接受多播帧。如果节点的MAC地址为00h 11h 22h 33h 44h 55h，则MAC将在以太网帧中扫描以下数据序列：

目标地址源地址 ……FF FF FF FF FF FF

00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55

00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55

00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55

00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55

…FCS

8.3.2.4 广播检测

将唤醒控制和状态寄存器1（WUCSR1）中的广播唤醒使能（BCAST_EN）位置1并进入SUSPEND0、SUSPEND1或SUSPEND3状态会使MAC处于广播检测模式。在该模式下，将禁止正常的数据接收，MAC内的检测逻辑会检查每个接收帧的目标地址。当接收到目标地址为FF FF FF FF FF FF的帧时，WUCSR中的广播帧接收（BCAST_FR）位将置1，器件会使自身处于完全工作状态，并且将发出远程唤醒。主机随后将恢复器件并读取WUSCR1和WUCSR2寄存器以确定引起远程唤醒的条件。

> **注：** 除广播帧接收（BCAST_FR）位外，还可在WUCSR1和WUCSR2中为数据包设置其他位，具体取决于使能位的设置、数据包的特性以及MAC接收地址高位寄存器（RX_ADDRH）和MAC接收地址低位寄存器（RX_ADDRL）的编程。即，如果出于某种原因，RX_ADDRH和RX_ADDRL保持其默认值，则广播帧接收（BCAST_FR）和理想DA帧接收（PFDA_FR）将在接收到广播帧时置1。

必须将WUCSR1和WUCSR2中的广播唤醒使能（BCAST_EN）位以及所有其他使能位清零，才能允许MAC恢复正常的接收操作。主机还必须在进入SUSPEND0、SUSPEND1或SUSPEND3状态之前将WUCSR1和WUCSR2中的所有状态位都清零，这样才能监视下一个WOL事件。

8.3.3 TCP SYN检测

器件支持在通过IPv4或IPv6帧接收到TCP SYN数据包时唤醒。唤醒控制和状态寄存器2（WUCSR2）包含用于控制此功能和其他Windows 7电源管理功能的位。共有两组寄存器用于控制TCP SYN检测——一组用于IPv4，另一组用于IPv6。以下几节将讨论其用法。

> **注：** 当器件经过编程而进入SUSPEND0、SUSPEND1或SUSPEND3状态并期待生成WOL事件时，应使能TCP SYN检测。在SUSPEND0、SUSPEND1或SUSPEND3以外的任何状态中使用TCP SYN检测都可能会导致意外的操作与结果。

以下几节概要介绍了可使能的各个TCP SYN事件。假定功耗管理控制寄存器（PMT_CTL）中的恢复清除远程唤醒状态（RES_CLR_WKP_STS）和恢复清除远程唤醒使能（RES_CLR_WKP_EN）位**未置1**。

8.3.3.1 IPv4 TCP SYN检测

以下寄存器专用于检测IPv4帧内的TCP SYN数据包：

- SYN IPv4源地址寄存器（SYN_IPV4_ADDR_SRC）
- SYN IPv4目标地址寄存器（SYN_IPV4_ADDR_DEST）
- SYN IPv4 TCP端口寄存器（SYN_IPV4_TCP_PORTS）

> **注：** 寄存器可设置为与要进行内容比较的字段强制发生匹配。有关详细信息，请参见寄存器定义。

当唤醒控制和状态寄存器2（WUCSR2）中的IPv4 TCP SYN唤醒使能（IPV4_TCPSYN_WAKE_EN）位置1且器件处于SUSPEND0、SUSPEND1或SUSPEND3状态时，将发生IPv4 TCP SYN检测。当这些条件均满足时，MAC内的逻辑将处理目标地址为器件的MAC地址、多播地址或广播地址的IPv4帧，具体如下：

检查IPv4报头内是否存在TCP协议匹配。SYN位被置为有效的有效TCP数据包（其IPv4报头的源地址和目标地址分别与SYN IPv4源地址寄存器（SYN_IPV4_ADDR_SRC）和SYN IPv4目标地址寄存器（SYN_IPV4_ADDR_DEST）中指定的源地址和目标地址匹配并且源端口和目标端口与SYN IPv4 TCP端口寄存器（SYN_IPV4_TCP_PORTS）指定的源端口和目标端口匹配），将引起唤醒事件。当检测到唤醒条件时，WUSCR2中的IPv4 TCP SYN数据包接收（IPV4_TCPSYN_RCD）位将置1，器件会使自身处于完全工作状态，并且将发出远程唤醒。

主机随后将恢复器件并读取WUSCR1和WUCSR2寄存器以确定引起远程唤醒的条件。

© 2017 Microchip Technology Inc.

注：	除IPv4 TCP SYN数据包接收（IPV4_TCPSYN_RCD）位外，还可在WUCSR1和WUCSR2中为数据包设置其他位，具体取决于使能位的设置和数据包的特性。

必须将WUCSR1和WUCSR2中的IPv4 TCP SYN唤醒使能（IPV4_TCPSYN_WAKE_EN）位以及所有其他使能位清零，才能允许MAC恢复正常的接收操作。主机还必须在进入SUSPEND0、SUSPEND1或SUSPEND3状态之前将WUCSR1和WUCSR2中的所有状态位都清零，这样才能监视下一个WOL事件。

注：	要想发出数据包检测信号，IPv4 TCP SYN数据包必须有效。将计算报头校验和、TCP校验和以及FCS，并且三者必须均与数据包内容一致才可以考虑对数据包进行检测分析。

8.3.4 IPV6 TCP SYN检测

以下寄存器专用于检测IPv6帧内的TCP SYN数据包：

- SYN IPv6源地址寄存器（SYN_IPV6_ADDR_SRC）
- SYN IPv6目标地址寄存器（SYN_IPV6_ADDR_DEST）
- SYN IPv6 TCP端口寄存器（SYN_IPV6_TCP_PORTS）

注：	寄存器可设置为与要进行内容比较的协议字段强制发生匹配。有关详细信息，请参见寄存器定义。

当WUCSR2中的IPv6 TCP SYN唤醒使能（IPV6_TCPSYN_WAKE_EN）位置1且器件处于SUSPEND0、SUSPEND1或SUSPEND3状态时，将发生IPv6 TCP SYN检测。当这些条件均满足时，MAC内的逻辑将处理目标地址为器件的MAC地址、多播地址或广播地址的IPv6帧，具体如下：

检查IPv6报头（或扩展报头）内是否存在TCP协议匹配。SYN位被置为有效的有效TCP数据包（其IPv6报头的源地址和目标地址分别与SYN IPv6源地址寄存器（SYN_IPV6_ADDR_SRC）和SYN IPv6目标地址寄存器（SYN_IPV6_ADDR_DEST）中指定的源地址和目标地址匹配并且IPv6有效负载（TCP数据包）中的TCP端口与SYN IPv6 TCP端口寄存器（SYN_IPV6_TCP_PORTS）指定的端口匹配），将引起唤醒事件。当检测到唤醒条件时，WUSCR2中的IPv6 TCP SYN数据包接收（IPV6_TCPSYN_RCD）位将置1，器件会使自身处于完全工作状态，并且将发出远程唤醒。

主机随后将恢复器件并读取WUSCR1和WUCSR2寄存器以确定引起远程唤醒的条件。

注：	除IPv6 TCP SYN数据包接收（IPV6_TCPSYN_RCD）位外，还可在WUCSR1和WUCSR2中为数据包设置其他位，具体取决于使能位的设置和数据包的特性。

必须将WUCSR1和WUCSR2中的IPv6 TCP SYN唤醒使能（IPV6_TCPSYN_WAKE_EN）位以及所有其他使能位清零，才能允许MAC恢复正常的接收操作。主机还必须在进入SUSPEND0、SUSPEND1或SUSPEND3状态之前将WUCSR1和WUCSR2中的所有状态位都清零，这样才能监视下一个WOL事件。

注：	要想发出数据包检测信号，IPv6 TCP SYN数据包必须有效。将计算TCP校验和以及FCS，并且三者必须均与数据包内容一致才可以考虑对数据包进行检测分析。

8.4 始终在线始终连接（AOAC）

与智能手机相似，该器件也支持Microsoft的随开即用和总是连接电源模型的“连接待机”状态。“连接待机”旨在非常迅速地（通常不到500 ms）使PC从休眠状态恢复。从“连接待机”状态恢复的速度通常比从传统休眠（S3）状态恢复快，并且比从冬眠（S4）状态或关断（S5）状态恢复要快很多。

工程注意事项： AOAC和“连接待机”是为Windows 8.X操作系统而引入的。

在“连接待机”状态下，器件会从主机CPU卸载某些联网任务，从而为系统节省电能，以供网络维持基本L2连接。对于该器件而言，完成ARP和NS卸载后可最大程度减少主机唤醒。此外，器件配置为检测唤醒事件并在检测到唤醒事件后唤醒CPU。

当唤醒事件为唤醒帧时，将存储在FCT RX FIFO中。这样有助于维持高层协议连接，并且方便主机软件确定唤醒原因。在唤醒事件之后接收到的所有帧也会存储到FCT RX FIFO中。这种数据包合并方式允许Windows操作系统在单次传送中批量处理数据包，而不会破坏任何协议。

“连接待机”支持以下唤醒事件。

- WOL（唤醒帧和魔术包）
- 广播帧
- 理想DA
- “已连接”链路状态
- “已断开”链路状态
- GPIO置为有效
- TCP SYN

AOAC支持的步骤如下。

1. 很长一段时间内未发送或接收以太网数据包。时标通常为数秒钟。
2. 驱动程序使能功耗管理控制寄存器（PMT_CTL）中的SUSPEND3。
3. 驱动程序使能NS卸载和ARP卸载。
4. 驱动程序配置所需的唤醒事件。
5. 驱动程序通过唤醒控制和状态寄存器1（WUCSR1）中的存储唤醒帧（STORE_WAKE）位使能将唤醒数据包存储到FCT RX FIFO中。
6. 设备由主机暂停。

8.5 邻居请求（NS）卸载

NS卸载是一种电源管理功能，允许器件通过生成和发送所需的NA响应数据包来响应NS请求。它不会导致生成唤醒事件。

以下寄存器用于实现NS卸载：

- NSx IPv6目标地址寄存器（NSx_IPV6_ADDR_DEST）
- NSx IPv6源地址寄存器（NSx_IPV6_ADDR_SRC）
- NSx ICMPv6地址0寄存器（NSx_ICMPV6_ADDR0）
- NSx ICMPv6地址1寄存器（NSx_ICMPV6_ADDR1）

注： 对于所有寄存器，0<=x<=1

注： 寄存器可设置为与要进行内容比较的协议字段强制发生匹配。有关详细信息，请参见寄存器定义。

© 2017 Microchip Technology Inc.

当唤醒控制和状态寄存器2（WUCSR2）中的NS卸载使能（NS_OFFLOAD_EN）位置1时，使用这些寄存器。使能时，MAC中的逻辑应检查以太网目标地址与器件的MAC地址、多播地址或广播地址匹配的所有IPv6帧。不满足此标准的帧应被忽略。

符合上述标准的所有IPv6帧的报头将按如下所述进一步校验。IPv6 DA与NSx IPv6目标地址寄存器（NSx_IPV6_ADDR_DEST）、NSx ICMPv6地址0寄存器（NSx_ICMPV6_ADDR0）和NSx ICMPv6地址1寄存器（NSx_ICMPV6_ADDR1）进行比较。三次比较中必须有一次匹配。IPv6 SA和NSx IPv6源地址寄存器（NSx_IPV6_ADDR_SRC）进行比较。

当NSx IPv6源地址寄存器（NSx_IPV6_ADDR_SRC）设置为0h时，IPv6 SA校验将被忽略。将产生匹配。

如果IPv6报头目标地址是请求节点多播地址（即，其前缀与FF02.1:FF00:0/104匹配），则只将NSx IPv6目标地址寄存器（NSx_IPV6_ADDR_DEST）的高位三个字节（NSx_IPv6_ADDR_DEST_3 [127:104]）与IPv6报头目标地址的最后24位进行比较。

如果IPv6 DA和SA校验均通过，并且IPv6报头（或任何扩展报头）的下一个报头字段指定ICMPv6（58），则将通过校验来确定是否正在生成NS（邻居请求）（在ICMPv6报头中，ICMP类型 = 135且代码 = 0）。

如果是，NS请求中指定的目标地址将与NSx ICMPv6地址0寄存器（NSx_ICMPV6_ADDR0）和NSx ICMPv6地址1寄存器（NSx_ICMPV6_ADDR1）中包含的地址进行比较。如果任一比较发生匹配且ICMPv6校验和良好，同时帧中未出现其他错误，则MAC应向发送方发送一个NA响应帧。

必须根据RFC 4861的第7.1.1节中定义的校验来验证NS帧。未通过验证校验的帧将被丢弃。

NA响应帧具有以下特性：

帧报头：

- DA = NS数据包的帧报头中的SA
- SA = 器件的MAC地址
- 类型 = 86DDh

IPv6报头：

- SA = 当唤醒控制和状态寄存器2（WUCSR2）的NA SA选择（NA_SA_SEL）清零时，使用NS数据包的目标地址。置1时，使用NSx IPv6目标地址寄存器（NSx_IPV6_ADDR_DEST）中的值。
- DA = NS数据包的SA（指定时）。如果NS数据包的IPv6 SA中包含未指定的地址（0::0），则DA = FF02:0:0:0:0:0:0:1
- 跳数限制 = 255

ICMPv6：

- 类型 = 136
- 代码 = 0
- 校验和 = 设置为校验和——通过以IPv6报头字段的“伪报头”（下一个报头为58）开始的整条消息计算的二进制补码和的16位二进制补码
- 路由器标志 = 0
- 请求标志 = 1（目标地址不等于FF02:0::1时，否则为0）
- 溢出标志 = 1
- 保留 = 0（这是29位字段）
- 目标地址 = NS数据包中的目标地址
- 选项 = 器件的MAC地址（与帧报头相同）

注：	只要从NS卸载使能（NS_OFFLOAD_EN）置1到清零的时间间隔内接收到NS数据包，唤醒控制和状态寄存器2（WUCSR2）中的IPv6 TCP SYN数据包接收（IPV6_TCPSYN_RCD）位便会置1。该位与唤醒控制和状态寄存器1（WUCSR1）和唤醒控制和状态寄存器2（WUCSR2）中包含的所有其他状态位均应在进入SUSPEND状态之前清零。NS数据包接收（NS_RCD）将在退出SUSPEND状态时自动清零，前提是功耗管理控制寄存器（PMT_CTL）中的恢复清除远程唤醒状态（RES_CLR_WKP_STS）位置1。

8.6 ARP卸载

ARP卸载是一种电源管理功能，允许器件通过生成和发送所需的响应数据包来响应ARP请求。

以下寄存器用于实现ARP卸载：

- ARP发送方协议地址寄存器（ARP_SPA）
- ARP目标协议地址寄存器（ARP_TPA）

注：	寄存器可设置为与要进行内容比较的协议字段强制发生匹配。有关详细信息，请参见寄存器定义。

当WUCSR2中的ARP卸载使能（ARP_OFFLOAD_EN）位置1时，使用这些寄存器。使能时，MAC中的逻辑将检查所有接收的以太网帧的帧类型。目标地址与器件的MAC地址匹配或为广播地址的ARP帧（帧类型为0806h）将进行进一步检查。非ARP帧或目标地址不符合选择标准的ARP帧将被忽略。

将校验ARP报头的以下字段，以确保其设置为指定值。如果发生不匹配，帧将被忽略。

- 硬件类型（HTYPE）——以太网为0x0001
- 协议类型（PTYPE）——IPv4为0x0800
- 硬件地址长度（HLEN）——以太网为0x06
- 协议地址长度（PLEN）——IPv4为0x04
- 操作码（OP）——请求为0x0001

ARP发送方协议地址寄存器（ARP_SPA）和ARP目标协议地址寄存器（ARP_TPA）的内容分别与ARP消息的SPA和TPA字段进行比较。如果这两个寄存器的内容均与消息的内容匹配，则向MAC TX发出信号以让其向发送方发送一个ARP响应帧。

ARP响应帧具有以下特性：

帧报头：

- DA = ARP数据包的帧报头中的SA
- SA = 器件的MAC地址
- 类型 = 0806h

ARP消息：

- 硬件类型 = 1
- 协议类型 = 0800h
- 硬件长度 = 6
- 协议长度 = 4
- 发送方HA = 器件的MAC地址
- 发送方IP = ARP请求数据包的TPA字段
- 目标HA = ARP请求数据包的SHA字段
- 目标IP = ARP请求数据包的SPA字段

© 2017 Microchip Technology Inc.

注：	只要从ARP数据包接收（ARP_RCD）置1到清零的时间间隔内接收到ARP请求，WUCSR2中的ARP卸载使能（ARP_OFFLOAD_EN）位便会置1。此位与WUCSR1和WUCSR2中包含的所有其他状态位均应在进入SUSPEND状态之前清零。ARP数据包接收（ARP_RCD）将在退出SUSPEND状态时自动清零，前提是功耗管理控制寄存器（PMT_CTL）中的恢复清除远程唤醒状态（RES_CLR_WKP_STS）位置1。

注：	WUCSR2寄存器的ARP卸载使能（ARP_OFFLOAD_EN）位必须清零，MAC才能恢复正常的接收和发送操作。如果未能在恢复为正常状态时将此位和WUCSR1与WUCSR2中包含的所有其他使能位清零，或者在正常操作期间将此位置1，都将导致意外的操作与结果。

8.7 自动速度和双工检测

器件允许手动或自动控制速度和双工操作。

MAC控制寄存器（MAC_CR）中的自动速度检测（ASD）位控制MAC工作速度是自动确定还是手动设置。ASD置1时，MAC忽略MAC控制寄存器（MAC_CR）的MAC配置（CFG）字段的设置并自动确定工作速度。MAC对内部接收时钟信号进行采样以实现速度检测，并报告通过MAC配置（CFG）字段最终确定的速度。ASD为0时，MAC配置（CFG）字段的设置确定工作速度。

MAC控制寄存器（MAC_CR）中的自动双工检测（ADD）位控制MAC工作在手动还是自动双工工作模式下。该位置1时，MAC忽略MAC控制寄存器（MAC_CR）中的双工模式（DPX）位的设置并自动确定双工工作模式。MAC使用PHY状态信号（**DUPLEX**引脚）完成模式检测，并报告通过双工模式（DPX）位最终确定的状态。ADD为0时，双工模式（DPX）位的设置确定双工工作模式。

更多信息，请参见第9.1节“EEPROM和OTP的关系”。

丢失SYNC时，MAC将开始自动速度和/或双工检测，具体取决于ASD/ADD的设置。

8.8 环回工作模式

以下环回模式可供使用：

- PHY环回模式
- MAC内部环回模式

该模式通过MAC控制寄存器（MAC_CR）的内部环回工作模式（INT_LOOP）位配置，仅在全双工工作模式下有效。在该环回模式下，TX帧由内部接口接收并发送回MAC，而不发送给PHY。

图8-1： 环回工作模式



8.9 802.3az EEE支持

器件支持IEEE 802.3az-2012版标准中定义的高效节能以太网。EEE支持通过MAC控制寄存器（MAC_CR）的节能以太网使能（EEEEN）位使能。

8.9.1 TX LPI生成

MAC应向PHY指示LPI请求的过程分为两部分。

第一部分是“客户端”的概念，基本上是MAC需要发送的任何数据源。其中包括通过TX FCT的数据包数据、通过RX FCT的暂停帧请求以及因接收到某些帧而由MAC从内部生成的ARP和NS卸载帧。

第二部分是MAC低层FSM，其中包括IDLE、DEFERRAL、IFG、PREAMBLE和DATA/FCS的概念。

8.9.1.1 客户端对MAC的LPI请求

图8-2给出了客户端对MAC的LPI请求过程。

图8-2： 客户端LPI请求生成



当TX FCT在EEE TX LPI请求延时计数寄存器（EEE_TX_LPI_REQUEST_DELAY_CNT）指定的时间（µs）内为空时，则会将一条对MAC的TX LPI请求置为有效。这是由FCT TX空定时器来管理的。这段时间可设置为0 µs。如果TX FCT在定时器运行时变为非空，定时器将复位（即，为空的时间不进行累积）。请求TX LPI且TX FCT变为非空后，TX LPI请求将无效。客户端应恢复为等待TX FCT变为空。请注意，对MAC的TX LPI请求可以仅在一个时钟周期内置为有效。

如果预计将发生周期性传输，可选择在经过EEE TX LPI自动移除延时寄存器（EEE_TX_LPI_AUTO_REMOVAL_DELAY）中指定的时间后自动消除TX LPI请求。此功能通过节能以太网TX LPI自动移除使能（EEE_TX_LPI_AUTO_REMOVAL_EN）位使能。TX FCT空定时器将复位且客户端将恢复为等待TX FCT在上述请求延时内变为空。

仅当MAC控制寄存器（MAC_CR）中的节能以太网使能（EEEEN）位置1、当前速度为100 Mbps或1000 Mbps、当前双工模式为全双工并且自动协商结果指示本地和伙伴设备在当前工作速度下均支持EEE时，TX LPI请求才会置为有效。为防止出现不稳定的链路条件，PHY链路状态还必须指示“接通”持续1秒钟，之后才能请求LPI。

© 2017 Microchip Technology Inc.

即使MAC发送寄存器（MAC_TX）中的发送器使能（TXEN）位清零，TX LPI请求也会置为有效。

向MAC请求TX LPI时，节能以太网开始TX低功耗中断（EEE_START_TX_LPI_INT）位将置1。如果节能以太网开始TX低功耗使能（EEE_START_TX_LPI_EN）置1，该位会生成USB中断。

当TX LPI请求置为无效时，由于上述EEE TX LPI自动移除延时寄存器（EEE_TX_LPI_AUTO_REMOVAL_DELAY）定时器到期，节能以太网停止TX低功耗中断（EEE_STOP_TX_LPI_INT）位将置1。如果节能以太网停止TX低功耗使能（EEE_STOP_TX_LPI_EN）置1，该位随后会生成USB中断。

此外，当TX LPI请求因同一自动消除信号而置为无效时，如果节能以太网TX唤醒（EEE_TX_WAKE）置1，节能以太网TX唤醒使能（EEE_TX_WAKE_EN）位将置1。节能以太网TX唤醒（EEE_TX_WAKE）置1将导致EEE唤醒状态（EEE_WUPS）置1。如果EEE唤醒状态（EEE_WUPS）置1，EEE唤醒使能（EEE_WAKEUP_EN）反过来又会生成USB远程唤醒事件。要想在SUSPEND3功耗状态下工作，需要EEE TX唤醒，但硬件不得有意强制功耗状态映射，因为已交由软件驱动程序来正确匹配唤醒事件和功耗状态。

8.9.1.1.1 流控制、ARP响应和NS响应数据包交互

等待TX FCT空定时器到期的过程中可能需要发送暂停帧（根据RX FCT值或RX FCT溢出自动生成或通过FLOW寄存器中的FORCE_FC位手动生成）、ARP或NS响应数据包。当此类数据包为必要条件时，TX FCT空定时器不会重启或暂停。如果此类数据包在等待TX FCT空定时器的过程中启动但在等待时间之后完成，则将在数据包后请求TX LPI（即LPI请求延迟）。如果TX FCT在数据包发送期间变为非空，则TX FCT空定时器通常将复位，并且不会请求TX LPI。

当TX LPI请求置为有效时，还可能需要发送暂停帧、ARP或NS响应数据包。当此类数据包为必要条件时，TX LPI请求将置为无效，数据包将提供给MAC来进行发送。MAC（如下所述）将延迟至相应唤醒定时器到期后才会发送数据包。数据包发送给MAC后，TX LPI会立即重新置为有效，前提是FCT空定时器仍为到期状态而EEE TX LPI自动移除延时寄存器（EEE_TX_LPI_AUTO_REMOVAL_DELAY）定时器尚未到期。MAC（如下所述）将先完成数据包发送，再向PHY发出LPI信号。

由于流控制、ARP或NS响应数据包而消除LPI请求时不会复位FCT空定时器，而且也不会复位或暂停EEE TX LPI自动移除延时寄存器（EEE_TX_LPI_AUTO_REMOVAL_DELAY）定时器。

8.9.1.2 MAC对PHY的LPI请求

MAC始终将先完成当前数据包，再向PHY发出TX LPI信号。数据包操作期间，可将来自客户端的TX LPI请求置为有效和置为无效。这将不会产生对PHY的TX LPI请求，也不会触发唤醒定时器（如下所述）。

即使MAC发送寄存器（MAC_TX）中的发送器使能（TXEN）位清零，MAC也将生成对PHY的TX LPI请求。

802.3az规定了带载波侦听延迟的精简全双工MAC的用法。这基本上意味着，一旦对PHY的TX LPI请求置为无效，MAC便会在发送帧之前延迟一段时间，具体时长为EEE时间等待TX系统寄存器（EEE_TW_TX_SYS）中指定的时间与正常IPG之和。如图8-3所示。

图8-3： TX LPI唤醒定时器



在图中的A部分，当对PHY的TX LPI请求置为有效时，载波指示符置1。当对PHY的TX LPI请求置为无效时，将触发唤醒定时器（tw_timer），一旦唤醒定时器到期，就会将载波指示符清零。请注意，TX等待值会因工作速度而异。

从图中的B部分可知，当发送帧或载波指示符有效时，延迟指示符置1。一旦帧发送完成或（逻辑“与”）载波指示符清零，便会触发IFG定时器，一旦IFG定时器到期，就会将延迟指示符清零。

从图中的C部分可知，MAC发送器等待延迟指示符清零后再发送帧。这一点保持不变。

8.9.1.2.1 在唤醒后选择发送数据源

目前，当同时收到发送FCT数据、ARP或NS响应或者暂停帧的请求时，MAC会使暂停数据包的优先级高于其他数据源。为了最大程度降低唤醒时间对暂停数据包发送延时的影响，必须在唤醒时间到期后再选择数据源。

例如，假定在TX LPI期间向TX FCT写入最大尺寸的发送数据包。然后假定在唤醒时间内，RX FCT FIFO值达到暂停阈值并且对要发送的暂停数据包发出了请求。唤醒时间到期时，如果选择并发送来自TX FCT的数据包，则最终的暂停数据包所等待的时间为唤醒时间部分加上最大数据包发送时间。其余唤醒时间不会计入RX FCT阈值设置，结果可能会发生溢出。为避免这一问题，应在唤醒时间到期后再选择暂停数据包。

8.9.1.2.2 暂停GMII TX时钟

一旦TX LPI请求置为有效，MAC便可选择基于MAC控制寄存器（MAC_CR）中的节能以太网TX时钟停止使能（EEE_TX_CLK_STOP_EN）位暂停RGMII TXC输出。MAC会在TX LPI请求置为有效之后、时钟暂停之前提供至少9个TXC时钟周期。MAC会在TX LPI请求置为无效之前提供至少1个TXC时钟周期。

8.9.1.2.3 TX LPI计数器

MAC维持计数器EEE TX LPI转换，该计数器用于计数对PHY的TX LPI请求从无效切换到有效的次数。该计数器不可写并且不会在读取时清零。

MAC维持计数器EEE TX LPI时间，该计数器用于计数TX LPI置为有效的时长（µs）。请注意，该计数器不包括EEE时间等待TX系统寄存器（EEE_TW_TX_SYS）中指定的时间。该计数器不可写并且不会在读取时清零。

工作在SUSPEND0、SUSPEND3和正常配置功耗状态下时需要这两个计数器。

© 2017 Microchip Technology Inc.

8.9.2 RX LPI检测

为确保稳定性，检测到来自PHY的RX LPI的活动时间长达3个RX时钟才能将其视作有效活动信号，检测到来自PHY的RX LPI的无活动时间长达4个RX时钟才能将其视为有效无活动信号。

8.9.2.1 LPI对自动速度检测的影响

PHY可以在指示LPI后暂停RXC，但至少要经过LPI的9个RX时钟后RXC才会停止。当RXC重启时，由于唤醒信号发出，PHY指示正常IDLE之前，至少会经过RX LPI的1个RX时钟。

8.9.2.2 解码LPI

MAC将解码RX LPI指示的开头并将节能以太网RX低功耗中断（EEE_RX_LPI_INT）位置1。如果节能以太网RX低功耗使能（EEE_RX_LPI_EN）置1，该位会生成USB中断。

MAC将解码RX LPI指示的结尾，如果节能以太网RX唤醒使能（EEE_RX_WAKE_EN）位置1，则MAC会将节能以太网RX唤醒（EEE_RX_WAKE）位置1。节能以太网RX唤醒（EEE_RX_WAKE）置1将导致EEE唤醒状态（EEE_WUPS）置1。如果EEE唤醒状态（EEE_WUPS）置1，EEE唤醒使能（EEE_WAKEUP_EN）反过来又会生成USB远程唤醒事件。要想在SUSPEND0和SUSPEND3功耗状态下工作，需要EEE RX唤醒，但硬件不得有意强制功耗状态映射，因为已交由软件驱动程序来正确匹配唤醒事件和功耗状态。

仅当MAC控制寄存器（MAC_CR）中的节能以太网使能（EEEEN）位置1、当前速度为100 Mbps或1000 Mbps、当前双工模式为全双工并且自动协商结果指示本地和伙伴设备在当前工作速度下均支持EEE时，MAC才会解码LPI指示。为防止出现不稳定的链路条件，PHY链路状态还必须指示“接通”持续1秒钟，之后才能解码LPI。

即使MAC接收寄存器（MAC_RX）中的接收器使能（RXEN）位清零，MAC也将解码LPI指示。

8.9.2.3 RX LPI计数器

MAC维持计数器EEE RX LPI转换，该计数器用于计数来自PHY的LPI指示从无效切换到有效的次数。该计数器不可写并且不会在读取时清零。

MAC维持计数器EEE RX LPI时间，该计数器用于计数PHY指示LPI的时长（μs）。该计数器不可写并且不会在读取时清零。

工作在SUSPEND0、SUSPEND3和正常配置功耗状态下时需要这两个计数器。

8.10 MAC复位看门狗定时器

MAC中有一部分依靠以太网PHY生成的时钟工作。在PHY复位事件期间，MAC的这一部分设计为直到PHY时钟工作才退出复位状态，以便各个MAC复位能够同时置为无效。在未使能MAC RX和TX时钟的错误条件下，将提供看门狗定时器来检测此条件。定时器的持续时间为8 ms。

下列情况下使用了看门狗定时器：

- 系统级复位事件。
- PHY复位（PHY_RST）会复位MAC中依靠PHY接收和发送时钟工作的部分，因此也会使能看门狗定时器。

定时器到期后，会将中断状态寄存器（INT_STS）中的MAC复位超时（MACRTO_INT）位置为有效。

8.11 外部PHY支持

MAC支持通过集成RGMII接口连接到外部以太网PHY。外部PHY通过由MII访问寄存器（MII_ACCESS）和MII数据寄存器（MII_DATA）控制的MDIO接口进行配置。

MAC可以从伙伴PHY接收125 MHz的参考时钟。该时钟由MAC用于生成RGMII **TXC**信号。如果此选项不可用，则应将硬件配置寄存器（HW_CFG）的产生125 MHz时钟使能（CLK125_EN）字段置1。置1后，器件将在内部生成125 MHz时钟。

当不使用自动速度检测时，可以通过MAC控制寄存器（MAC_CR）中的MAC配置（CFG）字段在MAC中手动设置RGMII接口的速度。

RGMII内部延时通过MAC RGMII内部延时寄存器（MAC_RGMII_ID）的RGMII TXC延时使能和RGMII RXC延时使能位激活。

RGMII接口支持RGMII规范的版本1.3和版本2.0。RGMII规范的版本1.3要求通过PCB跟踪延时实现1.5至2 ns的时钟延时。RGMII规范的版本2.0引入了片上内部延时（Internal Delay，ID）选项。在整篇文档中，这些不同的RGMII工作模式分别称为“非ID模式”和“ID模式”。有关更多详细信息，请参见RGMII规范。

除了标准的非ID和ID工作模式，器件还支持混合工作模式，总共3种RGMII模式。下面总结了这些模式。

- **非ID模式**——根据RGMII规范，MAC（器件）或PHY不会产生内部延时。为满足RGMII时序要求，需要外部PCB跟踪延时。
- **ID模式**——根据RGMII规范，MAC（器件）的**TXC**上产生内部延时，PHY的**RXC**上产生ID。不需要PCB跟踪延时。
- **混合模式**——在该模式下，MAC（器件）将同时在**TXC**和**RXC**上产生ID。当使用非ID PHY时，该模式可用于消除PCB跟踪延时要求。

图8-4中总结了各种RGMII模式及其相应的配置设置。

© 2017 Microchip Technology Inc.

图8-4： RGMII工作模式



8.12 LAN7801连接

下图给出了LAN7801与伙伴PHY的连接情况。在图8-5中，两个芯片均采用独立晶振。在图8-6中，PHY没有晶振，而是通过由LAN7801提供的25 MHz参考时钟（**REFCLK_25**）运行。

图8-5： 不使用REFCLK_25时的连接



图8-6： 使用REFCLK_25时的连接



在任意一种配置中，均支持使用内部或外部生成的**CLK125**。有关详细信息，请参见硬件配置寄存器（HW_CFG）的产生125 MHz时钟使能（CLK125_EN）字段。**REFCLK_25**由硬件配置寄存器（HW_CFG）的25 MHz参考时钟输出使能（REFCLK25_EN）位控制。

按图8-6所示进行配置时，不应禁止晶振。这可以通过将功耗管理控制寄存器（PMT_CTL）的晶振暂停禁止（XTAL_SUSP_DIS）位置1或将OTP或EEPROM中的相应配置位置1实现。

© 2017 Microchip Technology Inc.

9.0 EEPROM控制器（EEP）

设备可使用外部EEPROM存储USB描述符和MAC地址的默认值。EEPROM控制器支持大多数“93C56或93C66”型256/512字节EEPROM。总共使用九个地址位。

发生系统级复位后，设备会从EEPROM装载默认值。在此过程完成之前，设备不会接受来自主机的USB事务。

EEPROM控制器还允许主机对串行EEPROM的内容进行读、写和擦除操作。

注：	必须使用为256/512 x 8位操作组织的3线型2K/4K EEPROM。

9.1 EEPROM和OTP的关系

检测到的外部EEPROM的优先级应始终高于OTP。确定设备的配置源时，使用以下顺序：

1. EEPROM配置
2. OTP配置
3. CSR默认值

如果OTP被确定为未配置，则使用CSR默认值。

9.2 EEPROM自动装载

某些系统级复位（USB复位、上电复位（POR）、外部芯片复位（RESET_N）和软复位（SRST））会将EEPROM的内容装载到设备中。复位后，EEPROM控制器尝试从EEPROM读取数据的第一个字节。如果从第一个地址中读取到值A5h，则EEPROM控制器会假设存在已编程的外部串行EEPROM。

注：	USB复位仅装载MAC地址。

随后，EEPROM控制器会将EEPROM的内容装载到内部512字节描述符SRAM中。RAM的内容由USB EP0控制块根据需要进行访问（即，用于填充Get Descriptor命令）。有关与MAC地址相关的EEPROM字节顺序的详细说明，请参见第14.1.54节“MAC接收地址低位寄存器（RX_ADDRL）”（第195页）。

如果未从第一个地址中读取到A5h，则EEPROM控制器会结束初始化。除非存在已配置的OTP，否则应假设使用相关寄存器和USB描述符中规定的默认值。

如果不存在EEPROM或OTP，则由主机LAN驱动软件负责通过对MAC接收地址高位寄存器（RX_ADDRH）和MAC接收地址低位寄存器（RX_ADDRL）进行写操作来设置IEEE 802.3地址。

在EEPROM装载序列完成之前，设备不会响应USB主机。因此，复位后，USB PHY将保持断开状态，直至完成EEPROM装载。

9.3 EEPROM主机操作

在系统级复位后，EEPROM控制器完成读取（或尝试读取）EEPROM之后，主机可自由执行其他EEPROM操作。EEPROM操作通过EEPROM命令（E2P_CMD）和EEPROM数据（E2P_DATA）寄存器执行。第14.1.12节“EEPROM命令寄存器（E2P_CMD）”（第157页）对所支持的EEPROM操作进行了说明。

如果EEPROM操作为“写入存储单元”（WRITE）或“全部写入”（WRAL）命令，主机必须先将所需数据写入到E2P_DATA寄存器中。之后，主机必须使用E2P_CMD寄存器通过相应地设置EPC_CMD字段发出WRITE或WRAL命令。如果操作为WRITE，则还必须将E2P_CMD的EPC_ADDR字段设置为所需存储单元。主机将EPC_BSY位设置为高电平时，会执行该命令。EPC_BSY位清零时即表示完成该操作。

如果EEPROM操作为“读取存储单元”（READ）操作，则主机必须使用E2P_CMD寄存器发出READ命令，同时还需将EPC_ADDR设置为所需存储单元。主机将EPC_BSY位设置为高电平时，会执行该命令。EPC_BSY位清零时即表示完成该操作，此时可从E2P_DATA寄存器读取EEPROM中的数据。

其他EEPROM操作通过向E2P_CMD寄存器写入相应的命令执行。主机将EPC_BSY位设置为高电平时，会执行该命令。EPC_BSY位清零时即表示完成该操作。在所有情况下，主机必须等待EPC_BSY清零，然后才能修改E2P_CMD寄存器。

注：	EEPROM器件在擦除/写入禁止状态下上电。要修改EEPROM的内容，主机必须先发出EWEN命令。

如果尝试执行某个操作，并且EEPROM器件未在30 ms内做出响应，则器件会超时，E2P_CMD寄存器的EPC超时位（EPC_TO）会置1。

图9-1所示为执行EEPROM读或写操作所需的主机访问。

图9-1： EEPROM访问流程图



© 2017 Microchip Technology Inc.

9.3.1 所支持的EEPROM操作

EEPROM控制器支持在主机控制下通过E2P_CMD寄存器执行以下EEPROM操作。操作通常受“93C46”EEPROM器件的支持。下面提供了各个操作的说明和功能时序图。有关各个命令的E2P_CMD字段设置，请参见第14.1.12节“EEPROM命令寄存器（E2P_CMD）”（第157页）中的E2P_CMD寄存器说明。

ERASE（擦除存储单元）：如果在EEPROM中使能了擦除/写入操作，则该命令将擦除由EPC地址字段（PC_ADDR）选择的存储单元。如果EEPROM未在30 ms内做出响应，则EPC_TO位会置1。

图9-2： EEPROM ERASE周期



ERAL（全部擦除）：如果在EEPROM中使能了擦除/写入操作，则该命令将对整个EEPROM启动批量擦除。如果EEPROM未在30 ms内做出响应，则EPC_TO位会置1。

图9-3： EEPROM ERAL周期



EWDS（擦除/写入禁止）：发出该命令后，EEPROM将忽略擦除和写入命令。要重新使能擦除/写入操作，需发出EWEN命令。

图9-4： EEPROM EWDS周期



EWEN（擦除/写入使能）：使能对EEPROM的擦除和写入操作。EEPROM将允许擦除和写入操作，直到发出“擦除/写入禁止”命令或执行掉电再上电时为止。

EEPROM器件将在擦除/写入禁止状态下上电。任何擦除或写入操作都将失败，直到发出擦除/写入使能命令时为止。

图9-5： EEPROM EWEN周期



© 2017 Microchip Technology Inc.

READ（读取存储单元）：该命令将读取EPC地址（EPC_ADDR）指向的EEPROM存储单元。读取结果位于E2P_DATA寄存器中。

图9-6： EEPROM READ周期



WRITE（写入存储单元）：如果在EEPROM中使能了擦除/写入操作，则该命令会将E2P_DATA寄存器的内容写入由EPC地址字段（EPC_ADDR）选择的EEPROM存储单元。如果EEPROM未在30 ms内做出响应，则EPC_TO位会置1。

图9-7： EEPROM WRITE周期



WRAL（全部写入）：如果在EEPROM中使能了擦除/写入操作，则该命令会将E2P_DATA寄存器的内容写入EEPROM的全部存储单元。如果EEPROM未在30 ms内做出响应，则EPC_TO位会置1。

图9-8： EEPROM WRAL周期



表9-1详细列出了各个EEPROM操作所需的**EECLK**周期数。

表9-1： 所需EECLK周期数

操作	所需EECLK周期数
ERASE	10
ERAL	10
EWDS	10
EWEN	10
READ	18
WRITE	18
WRAL	18

9.3.2 主机启动的EEPROM重载

主机可采用通过EEPROM命令寄存器（E2P_CMD）发出RELOAD命令的方式启动EEPROM重载。如果从EEPROM中读取的第一个字节不为0xA5，则认为EEPROM不存在或未编程，重载将失败。EEPROM命令寄存器（E2P_CMD）的数据已装载位指示EEPROM成功重载。

> **注：** 不建议将RELOAD命令用作正常操作的一部分，因为用于访问描述符数据的USB命令会出现竞争条件。建议通过主机驱动程序发出软复位（SRST）来重载EEPROM数据。

9.3.3 EEPROM命令和数据寄存器

有关这些寄存器的详细说明，请参见第14.1.12节“EEPROM命令寄存器（E2P_CMD）”（第157页）和第14.1.13节“EEPROM数据寄存器（E2P_DATA）”（第159页）。这两个小节对所支持的EEPROM操作进行了说明。

9.3.4 EEPROM时序

有关EEPROM时序规范的详细信息，请参见第15.6.5节“EEPROM时序”（第235页）。

© 2017 Microchip Technology Inc.

9.4 EEPROM格式

表9-2给出了数据在EEPROM中的存储格式。

EEPROM偏移量以16位字偏移量为单位。长度字段的值为零时表示EEPROM中不存在该字段。在这种情况下，设备将使用字段的硬件默认值。

注： 对于设备描述符，仅0和18是有效的长度值。

对于配置和接口描述符，仅0和18是有效的长度值。

对于二进制对象存储（Binary Object Store，BOS）块，长度有所不同，具体取决于块分量。

EEPROM编程器必须确保在EEPROM中不存在字符串描述符时，相应字符串索引字段的参考描述符必须包含00h。

如果所有字符串描述符的长度均为零，将不支持语言ID。

所有保留的EEPROM位均必须设置为0。

注： 对于SS配置块，仅0和18是有效的长度值。

表9-2： EEPROM格式

EEPROM偏移量	EEPROM内容
00h	0xA5（EEPROM编程的指示符）
01h	MAC地址[7:0]
02h	MAC地址[15:8]
03h	MAC地址[23:16]
04h	MAC地址[31:24]
05h	MAC地址[39:32]
06h	MAC地址[47:40]
07h	GPIO[7:0]唤醒使能 用于装载通用IO唤醒使能和极性寄存器（GPIO_WAKE）的GPIO唤醒0-11（GPIOWK[11:0]）字段的LSB
08h	GPIO[11:8]唤醒使能 用于装载通用IO唤醒使能和极性寄存器（GPIO_WAKE）的GPIO唤醒0-11（GPIOWK[11:0]）字段的bit 11:8
09h	GPIO PME标志0
0Ah	GPIO PME标志1
0Bh - 0Dh	保留（写为0）
0Eh	GPIO[7:0]唤醒极性 用于装载通用IO唤醒使能和极性寄存器（GPIO_WAKE）的GPIO极性0-11（GPIOPOL[11:0]）字段的LSB

表9-2： EEPROM格式（续）

EEPROM偏移量	EEPROM内容
0Fh	GPIO[11:8]唤醒极性 用于装载通用IO唤醒使能和极性寄存器（GPIO_WAKE）的GPIO极性0-11（GPIOPOL[11:0]）字段的bit 11:8
10h	中断端点的全速轮询间隔
11h	中断端点的高速轮询间隔
12h	中断端点的超高速轮询间隔
13h	配置标志0 [7:0]
14h	配置标志0 [15:8]
15h	配置标志0 [23:16]
16h	配置标志0 [31:24]
17h	配置标志1 [7:0]
18h	配置标志1 [15:8]
19h	配置标志1 [23:16]
1Ah	配置标志1 [31:24]
1Bh	配置标志2 [7:0]
1Ch	配置标志2 [15:8]
1Dh	配置标志2 [23:16]
1EH	配置标志2 [31:24]
1Fh	配置标志3 [7:0]
20h	配置标志3 [15:8]
21h	配置标志3 [23:16]
22h	配置标志3 [31:24]
23h	语言ID [7:0]
24h	语言ID [15:8]
25h	制造商ID字符串描述符长度（字节）
26h	制造商ID字符串描述符EEPROM字偏移量
27h	产品名称字符串描述符长度（字节）
28h	产品名称字符串描述符EEPROM字偏移量
29h	序列号字符串描述符长度（字节）
2Ah	序列号字符串描述符EEPROM字偏移量
2Bh	配置字符串描述符长度（字节）
2Ch	配置字符串描述符字偏移量
2Dh	接口字符串描述符长度（字节）

© 2017 Microchip Technology Inc.

表9-2： EEPROM格式（续）

EEPROM偏移量	EEPROM内容
2Eh	接口字符串描述符字偏移量
2Fh	二进制对象存储（BOS）块长度（字节）（见注9-1）
30h	二进制对象存储（BOS）块字偏移量（见注9-1）
31h	超高速设备描述符长度（字节）
32h	超高速设备描述符字偏移量
33h	超高速配置块长度（字节）（见注9-2）
34h	超高速配置块字偏移量（见注9-2）
35h	高速设备描述符长度（字节）
36h	高速设备描述符字偏移量
37h	高速配置和接口描述符长度（字节）
38h	高速配置和接口描述符字偏移量
39h	全速设备描述符长度（字节）
3Ah	全速设备描述符字偏移量
3Bh	全速配置和接口描述符长度（字节）
3Ch	全速配置和接口描述符字偏移量
3Dh	唤醒帧过滤器0配置和掩码长度（字节）（见注9-3）
3Eh	唤醒帧过滤器0配置和掩码字偏移量（见注9-4）
3Fh	LTM BELT和无活动定时器长度（字节）（见注9-5）
40h	LTM BELT和无活动定时器字偏移量
41h	通用测试总线输入长度（字节）（见注9-6）
42h	通用测试总线输入字偏移量（字节）
43h - 44h	保留（必须写为0200h）
45h	保留（必须写为00h）
46h	SW描述符长度（字节）
47h	SW描述符字偏移量（字节）
48h - 4Fh	GPIO配置
50h - 61h	保留（必须写为00h）

注9-1 该块可能包括二进制对象存储（BOS）描述符、USB 2.0扩展描述符、超高速设备能力描述符和容器ID描述符。

注9-2 该块**必须**按以下顺序包含下列描述符：
SS配置描述符
SS接口描述符

注9-3 使用该功能时，长度应始终为20字节。

注9-4 在该地址中指定的前四个字节包含WUF配置数据。随后的16个字节会被分配给掩码。该数据用于设置唤醒过滤器x配置寄存器（WUF_CFGx）和唤醒过滤器x字节掩码寄存器（WUF_MASKx）中的过滤器0。

注9-5 使用该功能时，长度应始终为24字节，以匹配LTM BELT和无活动配置CSR所需的空间。

注9-6 使用该功能时，长度应始终为4字节。

9.4.1 GPIO PME标志0

表9-3对GPIO PME标志0字节进行了说明。

表9-3： GPIO PME标志0

BIT	说明
7	**GPIO PME使能** 如果该位置1，则会因唤醒（GPIO）引脚、数据包、WUFF或理想DA而将**PME_N**引脚置为有效。 0 = 设备不支持GPIO PME信号发送。 1 = 设备支持GPIO PME信号发送。 **注：** 如果该位为0，则会忽略该标志字节中的其余GPIO PME参数。
6	**GPIO PME配置** 该位用于选择GPIO PME为**PME_N**引脚的电平还是脉冲。如果选择脉冲，则脉冲的持续时间由该标志字节的GPIO PME长度位的设置确定。信号的电平或脉冲的极性由该标志字节的GPIO PME极性位确定。 0 = 通过电平发出GPIO PME信号。 1 = 通过脉冲发出GPIO PME信号。 **注：** 如果GPIO PME使能为0，将忽略该位。
5	**GPIO PME长度** 如果该标志字节的GPIO PME配置位指示通过**PME_N**引脚的脉冲发出GPIO PME信号，则该位用于确定脉冲的持续时间。 0 = GPIO PME脉冲长度为1.5 ms。 1 = GPIO PME脉冲长度为150 ms。 **注：** 如果GPIO PME使能为0，将忽略该位。 **注：** 脉冲长度与设备所接收到的第一个唤醒事件有关。如果在PME脉冲的持续时间内接收到额外的唤醒事件，则不应影响有效长度。
4	**GPIO PME极性** 指定用于GPIO PME信号发送的信号电平或脉冲极性。 0 = GPIO PME信号发送极性为低电平。 1 = GPIO PME信号发送极性为高电平。 **注：** 如果GPIO PME使能为0，将忽略该位。
3	**GPIO PME缓冲器类型** 该位用于选择**PME_N**引脚的输出缓冲器类型。 0 = 漏极开路驱动器 1 = 推挽式驱动器 **注：** 如果GPIO PME使能为0，将忽略该位。
2	保留

© 2017 Microchip Technology Inc.

表9-3： GPIO PME标志0（续）

BIT	说明
1	**PME数据包使能** 该位用于使能/禁止数据包检测和唤醒。 0 = 禁止数据包事件唤醒。 1 = 使能数据包事件唤醒。 **注：** 如果GPIO PME使能为0，将忽略该位。
0	**PME理想DA使能** 该位用于使能/禁止理想DA检测和唤醒。 0 = 禁止理想DA事件唤醒。 1 = 使能理想DA事件唤醒。 **注：** 如果GPIO PME使能为0，将忽略该位。

注： 该字段的内容为标志属性寄存器（FLAG_ATTR）定义多个默认值。

9.4.2 GPIO PME标志1

表9-4对GPIO PME标志1字节进行了说明。

表9-4： GPIO PME标志1

BIT	说明
7:2	保留
1	**PME广播数据包使能** 设置该位可使能/禁止广播数据包检测和唤醒。 0 = 禁止广播数据包事件唤醒。 1 = 使能广播数据包事件唤醒。
0	**PME WUFF使能** 设置该位可使能/禁止唤醒帧检测和唤醒。使能时，将通过EEPROM/OTP配置唤醒帧过滤器0。 0 = 禁止唤醒帧检测。 1 = 使能唤醒帧检测。

注： 该字段的内容为标志属性寄存器（FLAG_ATTR）定义多个默认值。

9.4.3 配置标志0

表9-5对配置标志0进行了说明。如果EEPROM中存在配置描述符，则其值必须与配置标志0中所包含的模拟值一致。如果不一致，则可能会导致意外结果和不当操作。

表9-5： 配置标志0

BIT	说明
31:30	保留

表9-5： 配置标志0（续）

BIT	说明
29:27	**静噪阈值（CFG0_SQU_THR）** 有关允许值的信息，请参见USB 2.0 AFE上行控制寄存器（USB2_AFE_CTRL）的静噪调节（USB2_SQU_TUNE）字段。
26	**设备U2启动使能（DEV_U2_INIT_ENABLE）** 有关允许值的信息，请参见USB配置寄存器1（USB_CFG1）的设备U2启动使能（DEV_U2_INIT_ENABLE）位。
25	**设备U2使能（DEV_U2_ENABLE）** 有关允许值的信息，请参见USB配置寄存器1（USB_CFG1）的设备U2使能（DEV_U2_ENABLE）位。
24	**设备U1启动使能（DEV_U1_INIT_ENABLE）** 有关允许值的信息，请参见USB配置寄存器1（USB_CFG1）的设备U1启动使能（DEV_U1_INIT_ENABLE）位。
23	**设备U1使能（DEV_U1_ENABLE）** 有关允许值的信息，请参见USB配置寄存器1（USB_CFG1）的设备U1使能（DEV_U1_ENABLE）位。
22	**LTM使能（CFG0_LTM_ENABLE）** 有关允许值的信息，请参见USB配置寄存器1（USB_CFG1）的LTM使能（LTM_ENABLE）位。
21	保留
20	**暂停使能（SUSP_EN）** 有关允许值的信息，请参见USB配置寄存器0（USB_CFG0）的暂停使能（SUSP_EN）位。
19:18	**SUSPEND_N选择（CFG0_SUSPEND_N_SEL）** 有关允许值的信息，请参见硬件配置寄存器（HW_CFG）的SUSPEND_N引脚选择（SUSPEND_N_SEL）位。
17	**SUSPEND_N极性（CFG0_SUSPEND_N_POL）** 有关允许值的信息，请参见硬件配置寄存器（HW_CFG）的SUSPEND_N引脚极性（SUSPEND_N_POL）位。
16	**自动双工检测（CFG0_ADD）** 有关允许字段值的信息，请参见MAC控制寄存器（MAC_CR）的自动双工检测（ADD）位。
15	**自动速度检测（CFG0_ASD）** 有关允许字段值的信息，请参见MAC控制寄存器（MAC_CR）的自动速度检测（ASD）位。
14:8	保留
7	**使能链路电源管理模式（COM_PLL_LPM_MODE）** 有关允许值的信息，请参见公共块测试寄存器（COM_TEST）的使能链路电源管理模式（COM_PLL_LPM_MODE）位。
6:4	**PHY升压（CFG0_PHY_BOOST）** 有关允许值的信息，请参见USB 2.0 AFE测试寄存器（USB2_TEST）的HS输出电流（PHY_BOOST）字段。
3	**端口交换（CFG0_PORT_SWAP）** 有关允许值的信息，请参见USB配置寄存器0（USB_CFG0）的端口交换（PORT_SWAP）位。
2	**LPM能力（CFG0_LPM_CAPABLE）** 有关允许值的信息，请参见USB配置寄存器0（USB_CFG0）的LPM功能（LPM_CAP）位。

© 2017 Microchip Technology Inc.

表9-5： 配置标志0（续）

BIT	说明
1	**远程唤醒（CFG0_RMT_WKP）** 有关允许值的信息，请参见USB配置寄存器0（USB_CFG0）的远程唤醒支持（RMT_WKP）位。
0	**供电方法（CFG0_PWR_SEL）** 有关允许值的信息，请参见USB配置寄存器0（USB_CFG0）的供电方法（PWR_SEL）位。

注： 供电方法、远程唤醒、LPM使能和配置标志0中指定的其他此类字段必须与描述符中指定的模拟数量一致。如果不一致，则可能会导致意外结果和不当操作。

9.4.4 配置标志1

表9-6对配置标志1进行了说明。

表9-6： 配置标志1

BIT	说明
31:24	保留
23	**RGMII TXC延时使能** 有关允许值的信息，请参见MAC RGMII内部延时寄存器（MAC_RGMII_ID）的RGMII TXC延时使能位。
22	**RGMII RXC延时使能** 有关允许值的信息，请参见MAC RGMII内部延时寄存器（MAC_RGMII_ID）的RGMII RXC延时使能位。
21	**产生125 MHz时钟使能（CLK125_EN）** 有关允许值的信息，请参见硬件配置寄存器（HW_CFG）的产生125 MHz时钟使能（CLK125_EN）位。
20	**25 MHz参考时钟输出使能（REFCLK25_EN）** 有关允许值的信息，请参见硬件配置寄存器（HW_CFG）的25 MHz参考时钟输出使能（REFCLK25_EN）位。
19	保留
18	**使能在远程Ux退出期间检查LFPS重叠（EnOverlapChk）** 有关允许值的信息，请参见USB配置寄存器0（USB_CFG0）的使能在远程Ux退出期间检查LFPS重叠（EnOverlapChk）位。
17	**U2退出LFPS（U2EXIT_LFPS）** 有关允许值的信息，请参见USB配置寄存器0（USB_CFG0）的U2退出LFPS（U2EXIT_LFPS）位。
16	**晶振暂停禁止（XTAL_SUSP_DIS）** 有关允许值的信息，请参见功耗管理控制寄存器（PMT_CTL）的晶振暂停禁止（XTAL_SUSP_DIS）位。
15:12	**批量输出超高速最大突发大小（CFG1_MAX_BURST_BULKOUT）** 有关允许值的信息，请参见USB配置寄存器0（USB_CFG0）的批量输出超高速最大突发大小（MAX_BURST_BULKOUT）。
11:8	**批量输入超高速最大突发大小（CFG1_MAX_BURST_BULKIN）** 有关允许值的信息，请参见USB配置寄存器0（USB_CFG0）的批量输入超高速最大突发大小（MAX_BURST_BULKIN）。

表9-6： 配置标志1（续）

BIT	说明
7	**使能UTMI休眠和UTMI L1暂停（EnbSlpM）** 有关允许值的信息，请参见USB配置寄存器0（USB_CFG0）的使能UTMI休眠和UTMI L1暂停（EnbSlpM）位。
6	**TX摆幅（TxSwing）** PIPE控制寄存器（PIPE_CTL）的TX摆幅（TxSwing）位。 有关详细信息，请参见PIPE3规范的表5-3。
5:3	**TX裕量（TxMargin）** PIPE控制寄存器（PIPE_CTL）的TX裕量（TxMargin）位。 请参见PIPE3规范的表5-3。
2:1	**TX去加重（TxDeemphasis）** PIPE控制寄存器（PIPE_CTL）的TX去加重（TxDeemphasis）位。 在USB 3.1 Gen 1合规模式下，推送到PHY的值由LTSSM控制。 请参见PIPE3规范的表5-3。
0	**弹性缓冲区模式（ElasticityBufferMode）** PIPE控制寄存器（PIPE_CTL）的弹性缓冲区模式（ElasticityBufferMode）位。 请参见PIPE3规范的表5-3。 **注：** 超高速AFE不支持该位。

9.4.5 配置标志2

表9-7对配置标志2进行了说明。

表9-7： 配置标志2

BIT	说明
31:24	**U1超时（U1_TO）** 请参见第14.1.23节“USB配置寄存器1（USB_CFG1）”（第170页）
23:21	**保留**
20:16	**HIRD阈值（HIRD_THR）** 请参见第14.1.22节“USB配置寄存器0（USB_CFG0）”（第167页）
15	**使能在远程Ux退出期间检查LFPS重叠（EnOverlapChk）** 请参见第14.1.22节“USB配置寄存器0（USB_CFG0）”（第167页）
14	**U2退出LFPS（U2EXIT_LFPS）** 请参见第14.1.22节“USB配置寄存器0（USB_CFG0）”（第167页）
13	**自动双工极性（ADP）** 请参见第14.1.47节“MAC控制寄存器（MAC_CR）”（第188页）
12	**EEE PHY链路接通加速（EEE_PHY_LINK_CHANGE_SPEED_UP）** 请参见第14.1.3节“硬件配置寄存器（HW_CFG）”（第144页）
11	**节能以太网TX时钟停止使能（EEE_TX_CLK_STOP_EN）** 请参见第14.1.47节“MAC控制寄存器（MAC_CR）”（第188页）

© 2017 Microchip Technology Inc.

表9-7： 配置标志2（续）

BIT	说明
10	**节能以太网使能（EEEEN）** 请参见第14.1.47节“MAC控制寄存器（MAC_CR）”（第188页）
9	**节能以太网TX LPI自动移除使能（EEE_TX_LPI_AUTO_REMOVAL_EN）** 请参见第14.1.47节“MAC控制寄存器（MAC_CR）”（第188页）
8	**双工模式（DPX）** 请参见第14.1.47节“MAC控制寄存器（MAC_CR）”（第188页）
7:6	**MAC配置（CFG）** 请参见第14.1.47节“MAC控制寄存器（MAC_CR）”（第188页）
5:3	**HS超时校准（HS_TOutCal）** 请参见第14.1.23节“USB配置寄存器1（USB_CFG1）”（第170页）
2:0	**FS超时校准（FS_TOutCal）** 请参见第14.1.23节“USB配置寄存器1（USB_CFG1）”（第170页）

9.4.6 配置标志3

表9-8对配置标志3进行了说明。

表9-8： 配置标志3

BIT	说明
31:16	**SS断开连接时间（SS_DETACH）** 请参见第14.1.24节“USB配置寄存器2（USB_CFG2）”（第173页）
15:0	**HS断开连接时间（HS_DETACH）** 请参见第14.1.24节“USB配置寄存器2（USB_CFG2）”（第173页）

9.4.7 GPIO配置

表9-8对EEPROM（表9-2）的GPIO配置字段进行了说明。这些位定义了第14.1.5节“通用IO配置0寄存器（GPIO_CFG0）”和第14.1.6节“通用IO配置1寄存器（GPIO_CFG1）”中相应字段的默认值。

表9-9： GPIO配置

BIT	说明
63:60	保留
59:48	**GPIO 0-11使能**
47:44	保留

表9-9： GPIO配置（续）

BIT	说明
43:32	**GPIO 0-11缓冲器**
31:28	保留
27:16	**GPIO 0-11方向**
15:12	保留
11:0	**GPIO 0-11数据**

9.5 EEPROM默认值

签名值0xA5存储在地址0中。其他签名值则会向EEPROM控制器指示器件没有连接EEPROM。对于这种情况以及未配置OTP的情况，默认值在从EEPROM装载的相应CSR中指定。未装入CSR的EEPROM字段（例如，供应商ID和产品ID）的默认值在第5.11节“USB描述符”的相应描述符中定义。

9.6 无EEPROM的自定义操作

器件能够在不使用EEPROM的情况下自定义操作。对于通常从EEPROM取出并用于初始化系统控制和状态寄存器的描述符和元素的描述符信息以及初始化量，可通过备用机制进行指定。此备用机制涉及将描述符RAM与属性寄存器及系统控制和状态寄存器选择元素结合使用。软件设备驱动程序通过按照指示的顺序执行以下操作协调该过程：

- SCSR元素初始化（代替EEPROM装载）
- 属性寄存器初始化
- 描述符RAM初始化
- 使能描述符RAM和属性寄存器（作为源）
- 禁止复位SCSR选择元素

后续小节对这些操作进行了说明。必须先写入属性寄存器，再初始化描述符RAM。否则，将阻止PWR_SEL和RMT_WKUP标志被配置描述符的bmAttributes覆盖。

9.6.1 SCSR元素初始化（代替EEPROM装载）

在EEPROM操作期间，以下寄存器字段由硬件使用EEPROM中所包含的值进行初始化。如果没有EEPROM或已配置的OTP，软件设备驱动程序必须根据应用需要初始化这些量。

- MAC接收地址高位寄存器（RX_ADDRH）和MAC接收地址低位寄存器（RX_ADDRL）
- 硬件配置寄存器（HW_CFG）的SUSPEND_N引脚选择（SUSPEND_N_SEL）位
- 硬件配置寄存器（HW_CFG）的SUSPEND_N引脚极性（SUSPEND_N_POL）位
- USB配置寄存器0（USB_CFG0）的批量输入超高速最大突发大小（MAX_BURST_BULKIN）位
- USB配置寄存器0（USB_CFG0）的批量输出超高速最大突发大小（MAX_BURST_BULKOUT）位
- USB配置寄存器0（USB_CFG0）的待连接设备速度（DEV_SPEED）位
- USB 2.0 AFE测试寄存器（USB2_TEST）的HS输出电流（PHY_BOOST）字段
- USB配置寄存器0（USB_CFG0）的LPM功能（LPM_CAP）字段
- USB配置寄存器0（USB_CFG0）的远程唤醒支持（RMT_WKP）字段

© 2017 Microchip Technology Inc.

- USB配置寄存器0（USB_CFG0）的供电方法（PWR_SEL）字段
- USB配置寄存器1（USB_CFG1）的LTM使能（LTM_ENABLE）字段
- MAC控制寄存器（MAC_CR）的自动双工检测（ADD）位
- MAC控制寄存器（MAC_CR）的自动速度检测（ASD）位
- 通用IO配置0寄存器（GPIO_CFG0）的GPIO使能（GPIOEN）、GPIO缓冲器类型（GPIOBUF）、GPIO方向（GPIODIR）和GPIO数据（GPIOD）
- 通用IO配置1寄存器（GPIO_CFG1）的GPIO使能（GPIOEN）、GPIO缓冲器类型（GPIOBUF）、GPIO方向（GPIODIR）和GPIO数据（GPIOD）
- 通用IO唤醒使能和极性寄存器（GPIO_WAKE）的GPIO唤醒0-11（GPIOWK[11:0]）
- 通用IO唤醒使能和极性寄存器（GPIO_WAKE）的GPIO极性0-11（GPIOPOL[11:0]）
- PIPE控制寄存器（PIPE_CTL）的TX摆幅（TxSwing）、TX裕量（TxMargin）、TX去加重（TxDeemphasis）和弹性缓冲区模式（ElasticityBufferMode）

有关PME操作的说明，请参见第13.0节“电源管理事件（PME）操作”和标志属性寄存器（FLAG_ATTR）。

9.6.2 属性寄存器初始化

属性寄存器如下：

- BOS描述符属性寄存器（BOS_ATTR）
- SS描述符属性寄存器（SS_ATTR）
- HS描述符属性寄存器（HS_ATTR）
- FS描述符属性寄存器（FS_ATTR）
- 字符串属性寄存器0（STRNG_ATTR0）
- 字符串属性寄存器1（STRNG_ATTR1）
- 标志属性寄存器（FLAG_ATTR）

所有这些寄存器包含用于定义写入到描述符RAM中的描述符或块内容的长度的字段。如果某项未写入到描述符RAM中，则属性寄存器中的相关项必须写为0。写入错误或非法长度会导致不当操作以及不可预测的结果。

注：	软件设备驱动程序必须先初始化这些寄存器，再初始化描述符RAM。 描述符RAM中SS、HS和FS描述符的bmAttributes字段（如存在）必须与USB配置寄存器0（USB_CFG0）的供电方法（PWR_SEL）字段的内容一致。

9.6.3 描述符RAM初始化

描述符RAM的内容通过数据端口寄存器进行初始化。数据端口寄存器用于选择描述符RAM以及向其中写入描述符元素。描述符RAM的长度为512字节。写入到描述符RAM中的每个描述符/块都必须按DWORD对齐。必须以写入到描述符RAM中的描述符长度对第9.6.2节所介绍的属性寄存器进行写操作。如果某个描述符/块未使用，并因此而未写入到描述符RAM中，则必须在相关属性寄存器中将其长度写为0。

注：	属性寄存器必须在描述符RAM之前进行初始化。 描述符RAM的地址0始终为语言ID保留（即使其将不受支持，亦如此）。

描述符/块必须按以下顺序写入，从RAM的地址0开始并且遵循DWORD对齐规则：

- 语言ID（2字节）
- 制造字符串描述符（字符串索引1）
- 产品名称字符串描述符（字符串索引2）

- 序列号字符串描述符（字符串索引3）
- 配置字符串描述符（字符串索引4）
- 接口字符串描述符（字符串索引5）
- BOS块
- SS设备描述符
- SS配置块
- HS设备描述符
- HS配置描述符
- FS设备描述符
- FS配置描述符

描述符RAM的使用示例如图9-9所示。其中，BOS块包含BOS描述符（5字节）、USB 2.0扩展描述符（7字节）和超高速USB设备能力描述符（10字节），总长度为22字节。SS配置块始终包含超高速配置描述符（9字节）和接口描述符（9字节），总长度为18字节。

与EEPROM中指定的描述符类似，以下限制适用于写入到描述符RAM中的描述符：

1. 对于设备描述符，仅0和18是有效的长度值。描述符RAM中指定的设备描述符的描述符大小是无关的，向主机发送描述符时始终由硬件覆盖为0x12。
2. 描述符RAM中指定的设备描述符的描述符类型是无关的，向主机发送描述符时始终由硬件覆盖为0x1。
3. 对于配置和接口描述符，仅0和18是有效的长度值。描述符RAM中指定的配置描述符的描述符大小是无关的，向主机发送描述符时始终由硬件覆盖为0x12。
4. 描述符RAM中指定的配置描述符的描述符类型是无关的，向主机发送描述符时始终由硬件覆盖为0x2。
5. 如果描述符RAM中不存在字符串描述符，相应字符串索引字段的参考描述符必须包含00h。
6. 如果所有字符串描述符的长度均为零，将不支持语言ID。

注： 描述符RAM中的第一个条目始终为语言ID保留（即使其不受支持，亦如此）。

如果工作在超高速模式下时描述符的bMaxPacketSize不为09h、工作在全速或高速模式下时描述符的bMaxPacketSize不为40h，则会导致意外行为以及不当结果。如果描述符的bNumConfigurations值不为1，则会导致意外行为以及不当结果。

© 2017 Microchip Technology Inc.

图9-9： 描述符RAM示例

9.6.4 使能描述符RAM和属性寄存器（作为源）

要使用描述符RAM和属性寄存器进行自定义操作，硬件配置寄存器（HW_CFG）的EEPROM仿真使能（EEM）位必须由软件设备驱动程序置1。将EEPROM仿真使能（EEM）置为有效后，硬件将利用描述符RAM中所包含的描述符信息、属性寄存器以及第9.6.1节所列的各项的值实现自定义操作。

9.6.5 禁止复位SCSR选择元素

软件设备驱动程序必须谨慎操作以确保在进行除POR外的复位操作期间，保留使用描述符RAM进行自定义操作时至关重要的描述符RAM内容以及SCSR寄存器内容。为此，驱动程序必须配置硬件配置寄存器（HW_CFG）的复位保护（RST_PROTECT）位。

在进行除POR外的所有复位时，可保留以下寄存器的内容。有关更多详细信息，请参见寄存器的说明。

- 描述符RAM（第9.6.3节）
- 属性寄存器（第9.6.2节）
- MAC接收地址高位寄存器（RX_ADDRH）和MAC接收地址低位寄存器（RX_ADDRL）
- 硬件配置寄存器（HW_CFG）
- USB配置寄存器0（USB_CFG0）
- USB配置寄存器1（USB_CFG1）
- USB配置寄存器2（USB_CFG2）
- MAC控制寄存器（MAC_CR）
- 标志属性寄存器（FLAG_ATTR）
- 通用IO唤醒使能和极性寄存器（GPIO_WAKE）
- PIPE控制寄存器（PIPE_CTL）
- U1退出延时寄存器（U1_LATENCY）
- U2退出延时寄存器（U2_LATENCY）

© 2017 Microchip Technology Inc.

10.0 可一次性编程（OTP）存储器

设备集成1K可一次性编程（OTP）存储器来存储各种配置数据以及用作EEPROM替代物来降低物料清单成本。支持通过USB进行OTP编程，以简化最终用户的自定义操作。Microchip提供有全面的软件编程工具Pro-Touch来配置设备的OTP 存储器。所有 OTP 配置均将通过 Pro-Touch 编程工具执行。有关 Pro-Touch 编程工具的更多信息，请参见www.microchip.com。

OTP可与外部EEPROM共存。有关详细信息，请参见第9.1节“EEPROM和OTP的关系”（第101页）。

10.1 OTP格式

OTP格式基于为EEPROM指定的格式。有关详细信息，请参见第9.4节“EEPROM格式”（第107页）。

与EEPROM一样，需要使用签名来定义是否已编程OTP。如果在字节0处发现值0xF3或0xF7，则应确定OTP已编程。

签名0xF3表示使用OTP的字节偏移量1的值（符合EEPROM内容的MAC地址以及后续内容）配置设备。值0xF7表示使用OTP的字节偏移量0x101的装载值（符合EEPROM内容的MAC地址以及后续内容）配置设备。

应用注意事项： 这两个签名可使能一种机制来对 OTP 编程两次。当首次使用可能意外误编程而导致器件不可用时，这十分有用。这种方案要求在使用偏移量0xF3时，仅编程OTP的前255个字节。如果OTP被误配置，可通过将字节0的签名从0xF3更改为0xF7并从字节0x101开始写入新内容来“保存”器件。

应用注意事项： 软件必须确保相应地配置偏移量，以便在需要该工作模式时，支持双256字节分区。即使在使用0xF7时，也仍存在来自0x0的偏移量。

与EEPROM一样，如果字节0中不存在有效签名，则OTP应被视为未编程并且设备不会将其用于配置。

10.2 OTP中断

OTP模块的中断已被映射到中断端点以及中断状态寄存器（INT_STS）中。

OTP程序操作会占用大量时间，因此以发布方式进行。通常为5 ms/位。完成某个程序操作后由OTP写完成中断（OTP_WR_DONE_INT）表示。

10.3 OTP系统复位

某些系统复位事件会导致重载OTP内容，第11.0节“复位”中有详细介绍。在复位事件及其内容自动装载到器件的描述符RAM以及各种配置CSR中后，OTP初次上电。更多详细信息，请参见第11.0节“复位”。

11.0 复位

设备提供以下芯片级复位源：

- 上电复位（POR）
- 外部芯片复位（RESET_N）
- 精简复位（LRST）
- 软复位（SRST）
- USB复位
- VBUS_DET

此外，设备还提供非芯片级外部以太网PHY复位（PHY_RESET_N）。

11.1 上电复位（POR）

初次对设备上电时或切断设备电源并重新对其上电时，会发生上电复位（Power-On Reset，POR）。设备中的定时器会将内部复位置为有效，持续约20 ms。EEPROM/OTP内容通过该复位进行装载。

POR是三个用于测量以下域的电压的独立POR电路的组合：

- USB PHY 1.2 V
- USB PHY 3.3 V
- VDDVARIO

上电后，在高于上升阈值后，POR最初处于无效状态。当电源电压低于下降阈值时，POR将置为有效。POR保持有效状态，直到再次高于上升阈值。表11-1列出了上升阈值和下降阈值。

表11-1： POR阈值

POR	上升阈值	下降阈值
USB PHY 1.2V	0.9V	0.8V
USB PHY 3.3V	2.7V	2.35V
VDDVARIO	1.45V	1.25V

应用注意事项： **VDDVARIO**的POR适合1.8V I/O操作。如果使用更高电压，则可能需要使用外部POR对I/O域进行完整的欠压检测。

11.2 外部芯片复位（RESET_N）

RESET_N引脚被驱动为低电平时，将发生硬件复位。上电时无需将**RESET_N**置为有效。不过，如果已使用，则**RESET_N**必须被驱动为低电平，持续时间为第15.6.2节“RESET_N时序”（第229页）定义的最小周期。**RESET_N**引脚在内部被拉至高电平，但必须在外部连接至**VDDVARIO**（如果未使用）。

注： 如果已配置，则EEPROM/OTP内容通过该复位进行重载。

11.3 精简复位（LRST）

该复位通过硬件配置寄存器（HW_CFG）的软精简复位（LRST）位启动。这将复位除USB设备控制器和USB PHY以外的整个设备。PLL在精简复位期间不会关闭。

© 2017 Microchip Technology Inc.

注：	此复位不会导致重载EEPROM/OTP的USB内容。 此复位不会将设备置于未配置状态。 软精简复位（LRST）位不会将标记为NALR的控制寄存器位清零。

应用注意事项： 在发出LRST之前，系统软件应停止对设备USB管道的活动。发出LRST后，系统软件应重启管道。该过程包括为设备管道发送CLEAR_FEATURE（ENDPOINT_HALT），这会导致复位设备侧的数据翻转。对于主机侧的各个管道，也必须复位数据翻转。

11.4 软复位（SRST）

软件启动的复位通过将硬件配置寄存器（HW_CFG）的软复位（SRST）位置1来实现。此位置1后，设备会软断开与USB总线的连接。对于超高速模式，断开连接的持续时间通常为30 ms，对于HS/FS模式，相应的时间为10 ms。该时间到期后，设备将自行完全复位，并重新连接至USB总线。

注：	如果已配置，则EEPROM/OTP内容通过该复位进行重载。

应用注意事项： 断开连接时间可通过USB配置寄存器2（USB_CFG2）的SS断开连接时间（SS_DETACH）和HS断开连接时间（HS_DETACH）字段编程。

11.5 USB复位

USB复位将复位除USB设备控制器和USB PHY以外的整个设备。USB PLL不会关闭。USB复位后，功耗管理控制寄存器（PMT_CTL）的器件就绪（READY）位可由主机读取，并且将一直读回0，直到装载EEPROM/OTP内容（假设已存在内容）。之后可通过相应的控制寄存器配置设备。

注：	此复位不会导致重载EEPROM或OTP的整个内容。只会重载MAC地址。

11.6 VBUS_DET

切断USB电源会导致设备切换到未上电状态。在未上电状态下，芯片保持复位。

注：	**VBUS_DET**置为有效后，将重载EEPROM/OTP内容（如果已配置）。

11.7 外部以太网PHY复位（PHY_RESET_N）

专用的**PHY_RESET_N**引脚用于自动复位外部以太网PHY。该引脚自动置为有效4 ms，作为上电复位（POR）、外部芯片复位（RESET_N）、软复位（SRST）、USB复位和VBUS_DET复位序列的一部分。外部以太网PHY复位（**PHY_RESET_N**）也可以由功耗管理控制寄存器（PMT_CTL）中的PHY复位（PHY_RST）位触发。

PHY_RESET_N有效间隔完成4 ms后，功耗管理控制寄存器（PMT_CTL）中的器件就绪（READY）位置为有效。

12.0 时钟和功耗管理（CPM）

时钟和功耗管理（Clocks and Power Management，CPM）模块负责生成器件时钟以及控制功耗管理逻辑。CPM功能包括：

- 通过禁止内部时钟以及切断各个器件模块（包括PLL）的电源，允许主机将器件置于低功耗状态，例如，暂停状态。
- 提供各种唤醒事件的检测功能。
- 提供主机可读的READY标志，该标志会在器件处于正常状态时置1。
- 在系统复位后控制OTP或EEPROM值的装载。
- 支持USB 2.0暂停。
- 支持LPM扩展。
- 支持USB 3.1 Gen 1 Ux状态。

后续小节对这些功能进行了详细介绍：

- 器件时钟
- 功耗状态
- 暂停状态
- 唤醒事件

12.1 器件时钟

器件需要25 MHz固定频率时钟源。通常，可通过将25 MHz晶振连接至**XI**和**XO**引脚的方式提供时钟。还可以通过使用25 MHz单端时钟源驱动**XI**输入引脚的方式提供时钟。如果选择单端源，则时钟输入必须持续运行才能使器件正常工作。

器件在内部通过锁相环（Phase-Locked Loop，PLL）生成所需时钟。它通过禁止其内部PLL和衍生时钟降低多个工作状态下的功耗。在所有通电的状态下，25 MHz时钟都保持工作。

有关时钟的更多要求，请参见第15.7节“时钟电路”（第236页）。

12.2 功耗状态

支持以下功耗状态：

- 未上电
- 正常（未配置和已配置）
- 暂停状态（SUSPEND0、SUSPEND1、SUSPEND2和SUSPEND3）

图12-1详细介绍了器件的功耗状态和转换。为简化图12-1，将USB暂停和USB恢复转换作为以下条件的超集：

- **USB暂停**：USB 2.0暂停，转换到USB 3.1 Gen 1 U3链路状态
- **USB恢复**：USB 2.0恢复，转换到LPM L0，从USB 3.1 Gen 1 U3链路状态转换到U0

此外，因篇幅限制，仅显示唤醒事件的子集。后续小节将提供有关唤醒的详细说明。

注：	如果之前从正常未配置状态转换进入到SUSPEND2状态，则无法从SUSPEND2转换到正常已配置状态。 器件由总线供电时，**VBUS_DET**会从外部连接至1b。因此，未上电状态仅对自供电工作模式有意义。

© 2017 Microchip Technology Inc.

图12-1： 功耗状态



12.2.1 未上电状态

未上电状态提供了一种机制，可在未连接**VBUS_DET**且器件自供电时使器件达到节能目的。

发生系统复位且未检测到USB电源时，器件最初会进入未上电状态。该状态将持续至**VBUS_DET**置为有效。也可在**VBUS_DET**置为无效时进入未上电状态。

在未上电状态下，晶振和PLL将关闭，以太网PHY将禁止。**VBUS_DET**置为有效会导致器件使能晶振和PLL。PLL稳定时，器件会转换到正常未配置状态。

为使器件完全工作，主机必须配置器件，将其置于正常已配置状态。

12.2.2 正常状态

正常状态即为器件的工作状态。该状态有两种：正常已配置状态和正常未配置状态。在已配置状态下，所有模块均已使能。未配置状态仅使能模块的一个子集，以实现节能目的。

可通过以下任一方法进入正常状态。

- 系统复位且**VBUS_DET**置为有效。
- 器件处于未上电状态且**VBUS_DET**置为有效。
- 器件处于SUSPEND*x*状态且主机发出恢复信号。对于USB 3.1 Gen 1，则为转换到U0链路状态。
- 器件处于SUSPEND*x*状态且检测到唤醒事件。

12.2.2.1 正常未配置

最初进入正常未配置状态时，器件未配置。未配置时，器件将仅消耗最高100 mA电流（根据USB 2.0规范）或150 mA电流（根据USB 3.1 Gen 1规范）。配置后，工作在USB 2.0模式下时会额外消耗400 mA电流，工作在USB 3.1 Gen 1模式下时会额外消耗800 mA电流。

器件由主机通过SetConfiguration请求进行指示时，会从正常未配置状态切换到正常已配置状态。同样地，主机也可使用该请求使器件切换回正常未配置状态。

12.2.2.2 正常已配置

此状态为器件的完全工作状态，在该状态下，所有时钟资源和模拟模块均使能且正常工作。

12.2.2.3 复位操作

系统复位后，器件会进入正常未配置状态（除非器件自供电且**VBUS_DET** = 0）。主机随后必须对器件进行配置。

以下步骤对POR的过程进行了说明。步骤因器件的复位和初始状态而异。

12.2.2.4 暂停操作

从SUSPEND*x*状态恢复到正常状态时，将维持USB环境。进入正常已配置状态后，功耗管理控制寄存器（PMT_CTL）的器件就绪（READY）位会在**PHY_RESET_N**有效间隔完成后置为有效。

12.3 暂停状态

USB主机将器件置于下面定义的低功耗状态下时，将进入暂停状态：

- USB 2.0暂停（LPM L2）
- USB 3.1 Gen 1 U3

有多种暂停状态。每种状态均提供不同的功耗和远程唤醒支持选项。

只能从正常状态转换进入到暂停状态。功耗管理控制寄存器（PMT_CTL）的暂停模式（SUSPEND_MODE）字段指示要使用的暂停状态。主机发出请求（例如，USB恢复信号）或设备检测到已配置唤醒事件时，会转换回正常状态。

设备处于正常未配置状态时，只能转换至SUSPEND2状态。退出暂停状态后，设备会转换回正常未配置状态。

注：	如果设备已取消配置，则暂停模式（SUSPEND_MODE）复位为10b。

注：	暂停模式（SUSPEND_MODE）对超高速链路状态U1/U2或LPM L1无影响。

12.3.1 从暂停状态复位

所有暂停状态都必须对USB复位和**RESET_N**引脚置为有效进行响应。应用这些复位会导致设备重新初始化并进入正常未配置状态。

12.3.2 SUSPEND0

功耗管理控制寄存器（PMT_CTL）的暂停模式（SUSPEND_MODE）字段设置为00b时会选择该状态。

在该状态下，设备还可以编程为检测GPIO唤醒、LAN唤醒事件、魔术包、PHY链路状态和EEE唤醒等。有关如何编程导致从SUSPEND0状态恢复的事件的详细信息，请参见第12.4.2节“使能唤醒事件”（第131页）。

© 2017 Microchip Technology Inc.

要想最大限度节能，需关闭PLL。25 MHz晶振保持工作状态，以便驱动MAC和千兆位以太网PHY。

检测到WOL事件后，将开启PLL（根据所建立USB链路的需要）并使能所有输出时钟。

注：	在该状态下，软件还可使能ARP卸载或NS卸载。

应用注意事项： 如果强制以太网链路协商至较低速度，则可进一步节能。不过，这可能会带来额外的弊端。针对以前的控制器驱动程序进行的研究表明，延时超过4秒。

12.3.3 SUSPEND1

该状态在逻辑上相当于SUSPEND0，功耗管理控制寄存器（PMT_CTL）的暂停模式（SUSPEND_MODE）字段设置为00b时会选择该状态。

12.3.4 SUSPEND2

功耗管理控制寄存器（PMT_CTL）的暂停模式（SUSPEND_MODE）字段设置为10b时会选择该状态。SUSPEND2为默认暂停模式。

在各个暂停状态选项中，SUSPEND2的功耗最低。它是惟一满足USB 2.5 mA暂停功耗要求的选项。在该状态下，GPIO置为有效是支持的惟一远程唤醒源。

12.3.5 SUSPEND3

功耗管理控制寄存器（PMT_CTL）的暂停模式（SUSPEND_MODE）字段设置为11b时会选择该状态。

在该暂停状态下，设备中的大多数时钟均已使能，功耗与正常已配置状态下的功耗相近。只有在USB AFE掉电的情况下才能实现节能，掉电在主机软件将设备移至低功耗Ux状态或USB暂停状态后自动发生。该状态下的节能目标是主机CPU。此暂停状态将用于AOAC支持和/或必须保存导致唤醒事件的数据包事件的情况。

有关如何编程导致从SUSPEND3状态恢复的事件的详细说明，请参见第12.4.2.1节“使能GPIO唤醒事件”（第131页）、第12.4.2.4节“使能“良好帧”唤醒事件”（第132页）、第12.4.2.2节“使能WOL唤醒事件”（第131页）和第12.4.2.5节“使能“AOAC”唤醒事件”。当节能以太网RX唤醒（EEE_RX_WAKE）置1且节能以太网RX唤醒使能（EEE_RX_WAKE_EN）置1或者节能以太网TX唤醒（EEE_TX_WAKE）置1且节能以太网TX唤醒使能（EEE_TX_WAKE_EN）置1时，也可退出SUSPEND3状态。

与其他暂停状态不同，在该状态下还能将触发唤醒的帧存储到RX FIFO中。第12.4.2.5节“使能“AOAC”唤醒事件”中将对此进行进一步介绍。接收到唤醒帧后，MAC和接收过滤引擎（RFE）中通过过滤限制的所有后续帧也都会写入到RX FIFO中。OS可使用该功能确定唤醒事件的原因以及报告尚未恢复USB总线时接收到的数据包和任何后续数据包。

为通过主机使能积极暂停策略，SUSPEND3支持“良好帧”唤醒的概念。在这种情况下，通过RFE过滤器的任何无错误接收帧都会导致唤醒并会存储在RX FIFO中。所有后续帧也会写入到FIFO中。可通过RFE唤醒帧接收（RFE_WAKE_FR）位使能在唤醒环境中使用RFE过滤规则。

注：	尽管完全受软件控制并且不受硬件强制，该状态下仍可使能ARP卸载和NS卸载。对于AOAC支持，上述操作则是强制性的，且通常由操作系统执行。

12.3.6 NETDETACH

NetDetach是指以太网电缆断开后设备断开与USB总线的连接的工作模式。该模式通常用于链路断开时无法实现选择性暂停的环境（例如，Windows 8之前的Windows OS）。这有利于移动设备，因为连接的USB设备会阻止主机CPU进入C3状态。使CPU进入C3状态可最大程度延长电池使用寿命。

断开连接时，设备功耗状态与SUSPEND0状态基本相同。重新连接以太网电缆后，或编程的GPIO引脚置为有效后，设备会自动连接USB总线。

NetDetach需要主机软件驱动程序的帮助。驱动程序将监视以太网PHY的链路状态并相应地编程器件，以在链路变化时断开和重新连接USB总线。以下步骤对该过程进行了说明：

1. 未检测到以太网电缆。
2. 驱动程序通过中断控制端点检测PHY_INT位置为有效信号。驱动程序还可通过轮询中断状态寄存器（INT_STS）检测PHY中断置为有效信号。仅轮询PHY的链路状态位而不查看中断端点或中断状态也是有效的。
3. 驱动程序读取相应的以太网PHY CSR，确定链路已丢失。
4. 驱动程序对设备和以太网PHY进行编程以检测从链路断开到链路接通的链路状态变化。
5. 驱动程序将硬件配置寄存器（HW_CFG）的NetDetach使能（NETDET_EN）位置1。
6. 设备随后会断开与USB总线的连接并禁止PLL。晶振保持使能，以便以太网PHY可以检测到链路状态变化。此时驱动程序未载入，无法再与设备进行通信。
7. 在之后的某个时间点，以太网电缆将重新连接，并且会重新获得链路，或者相应配置的GPIO引脚置为有效。
8. 设备使能USB PLL和AFE。USB 2.0和USB 3.1 Gen 1 AFE最初必须使能，因为如果端口为SS或HS，则设备无状态信息。
9. 设备连接到USB总线。
10. 驱动程序已载入，设备已由驱动程序配置。驱动程序检查硬件配置寄存器（HW_CFG）的NetDetach状态（NETDET_STS）位以确定其是否因从NetDetach工作模式返回或某些其他事件而重载。

应用注意事项： 该状态下支持GPIO唤醒。

© 2017 Microchip Technology Inc.

12.4 唤醒事件

以下事件可唤醒/使能设备。

- USB主机恢复或从U3链路状态转换到其他状态
- **VBUS_DET**置为有效
- 唤醒帧
- 魔术包
- PHY链路变化
- EEE唤醒
- 全局单播帧
- 广播帧
- 理想DA匹配
- TCP SYN数据包
- “良好”帧
- GPIO[11:0]

设备支持自动将链路状态从U1或U2转换到U0。第5.6节“U1和U2支持”对此进行了介绍。设备还支持自动从LPM L1转换到L0。第5.10.1节“LPM L1”对此进行了介绍。

表12-1对各个功耗状态下允许的唤醒事件进行了说明。

表12-1： 功耗状态/唤醒事件映射

唤醒事件	SUSPEND0/ SUSPEND1	SUSPEND2	SUSPEND3	未上电	PME模式	NetDetach
USB主机恢复信号	是	是	是	否	否	否
VBUS检测	否	否	否	是	否	否
魔术包	是	否	是	否	是	否
唤醒帧	是	否	是	否	是	否
广播帧	是	否	是	否	是	否
物理地址的理想DA匹配	是	否	是	否	是	否
良好帧	否	否	是	否	否	否
TCP SYN	是	否	是	否	否	否
EEE RX唤醒	是	否	是	否	否	否
EEE TX唤醒	是	否	是	否	否	否
PHY链路变化	是	否	是	否	是	是
GPIO[10:0]	是	是	是	否	是	是

发生GPIO唤醒事件会导致中断状态寄存器（INT_STS）的相应位置1。暂停设备前，主机必须确保清除所有待处理唤醒事件。否则，设备会在暂停后立即唤醒。

12.4.1 检测唤醒事件

设备支持生成远程唤醒事件的功能。图12-2所示为唤醒事件检测逻辑的简化框图。

检测到已使能的远程唤醒事件后，USB设备控制器会通知主机。对于HS模式，会发出远程唤醒信号。在SS模式下，设备会转换到U0链路状态，并会发送功能唤醒设备通知报文（见第5.8节“暂停功能和功能远程唤醒”）。设备还会将**SUSPEND_N**引脚置为无效，具体取决于其配置。

图12-2： 唤醒事件检测框图



除了上述内容外，设备还支持远程唤醒。对于超高速设备，主机必须将FUNCTION_SUSPEND功能设置为FUNCTION_REMOTE_WAKEUP_ENABLED。在HS/FS模式下，必须设置DEVICE_REMOTE_WAKEUP功能。有关详细信息以及如何在设备侧使能这些功能的信息，请参见第5.8节“暂停功能和功能远程唤醒”。

© 2017 Microchip Technology Inc.

12.4.2 使能唤醒事件

以下小节详细介绍了使能各个唤醒事件的步骤：

- 使能GPIO唤醒事件
- 使能WOL唤醒事件
- 使能链路状态变化唤醒事件
- 使能“良好帧”唤醒事件
- 使能“AOAC”唤醒事件

12.4.2.1 使能GPIO唤醒事件

主机系统应执行以下步骤，以使设备在检测到GPIO唤醒时发出远程唤醒事件。

1. 对GPIO引脚进行编程，以便生成唤醒事件。相应的GPIO必须通过通用IO配置0寄存器（GPIO_CFG0）的GPIO使能（GPIOEN）或通用IO配置1寄存器（GPIO_CFG1）的GPIO使能（GPIOEN）使能。
2. 必须使能GPIO引脚才能实现分别在通用IO唤醒使能和极性寄存器（GPIO_WAKE）的GPIO唤醒0-11（GPIOWK[11:0]）和GPIO极性0-11（GPIOPOL[11:0]）字段中指定的唤醒及其所需极性。
3. 主机通过设置功耗管理控制寄存器（PMT_CTL）的暂停模式（SUSPEND_MODE）字段来使设备处于任一暂停状态，以指示所需暂停状态，然后发送暂停信号（USB 2.0）或将链路状态转换到U3（USB 3.1 Gen 1）。
4. 检测到使能的GPIO唤醒事件后，设备将转换回正常状态并发出远程唤醒事件信号（USB 2.0）或者将链路状态转换到U0并发送功能唤醒通知（USB 3.1 Gen 1）。主机随后可检查唤醒源寄存器（WK_SRC）的GPIO [11:0]（GPIOx_INT_WK）状态位以确定唤醒源。

12.4.2.2 使能WOL唤醒事件

主机系统应执行以下步骤，以使设备在检测到LAN唤醒事件时将远程唤醒事件置为有效。

1. 必须暂停所有发送和接收操作：必须完成所有待处理的以太网TX和RX操作。禁止MAC RX和TX路径。
2. 必须将MAC配置为检测所需唤醒事件。对于唤醒帧，该过程在第8.3.2.2节“唤醒帧检测”（第85页）中进行了说明；而对于魔术包，该过程在第8.3.2.3节“魔术包检测”（第87页）中进行了说明。配置理想DA与广播帧唤醒检测类似，需要将唤醒控制和状态寄存器1（WUCSR1）的理想DA帧接收（PFDA_FR）或广播唤醒使能（BCAST_EN）位置1。
3. 功耗管理控制寄存器（PMT_CTL）的唤醒状态位1（WUPS[1]）必须清零，因为该位置1会导致在LAN唤醒使能（WOL_EN）位置1时立即将唤醒事件置为有效。如果内部MAC唤醒事件已置为有效，则WUPS[1]位不会清零。
4. 将功耗管理控制寄存器（PMT_CTL）的LAN唤醒使能（WOL_EN）位置1。
5. 重新使能MAC RX路径。
6. 主机通过相应地设置功耗管理控制寄存器（PMT_CTL）的暂停模式（SUSPEND_MODE）字段来使设备处于SUSPEND0或SUSPEND3状态，以指示所需暂停状态。主机随后会发送暂停信号（USB2）或将链路状态转换到U3（USB 3.1 Gen 1）。

检测到使能的事件后，设备将转换回正常状态并发出唤醒事件信号（USB 2.0）或者将链路状态转换到U0并发送功能唤醒通知（USB 3.1 Gen 1）。发现已发生唤醒时，可检查唤醒源寄存器（WK_SRC）的状态位以确定导致唤醒的具体事件。

12.4.2.3 使能链路状态变化唤醒事件

主机系统必须执行以下步骤，以使设备在检测到以太网链路状态变化或进行电能检测时将远程唤醒事件置为有效。

1. 未检测到以太网电缆或者以太网电缆已断开连接。
2. 必须暂停所有发送和接收操作：必须完成所有待处理的以太网TX和RX操作。禁止MAC RX和TX路径。
3. 在外部 PHY 中配置相应的 CSR 以使能电能和链路状态变化检测。当检测到相应条件时，外部 PHY 会在器件的 GPIO 引脚之一上将其中断置为有效。
4. 功耗管理控制寄存器（PMT_CTL）的唤醒状态位0（WUPS[0]）必须清零，因为该位置1会导致在PHY中断允许（PHY_WAKE_EN）置1时立即将唤醒事件置为有效。如果PHY中断已置为有效，则WUPS[0]位不会清零。
5. 将功耗管理控制寄存器（PMT_CTL）的PHY中断允许（PHY_WAKE_EN）位置1。
6. 主机通过相应地设置功耗管理控制寄存器（PMT_CTL）的暂停模式（SUSPEND_MODE）字段来使设备处于SUSPEND0或SUSPEND1状态，以指示所需暂停状态，然后发送暂停信号（USB2）或将链路状态转换到U3（USB 3.1 Gen 1）。
7. 检测到以太网活动时，设备会发出远程唤醒事件信号（USB 2.0）或者将链路状态转换到U0并发送功能唤醒通知（USB 3.1 Gen 1），然后转换回正常状态，检查唤醒源寄存器（WK_SRC）后，软件可确定唤醒源是链路变化，并会进行相应处理。

12.4.2.4 使能“良好帧”唤醒事件

主机系统必须执行以下步骤，以使设备在检测到“良好帧”时启动远程唤醒事件。“良好帧”即未损坏的以太网帧，可通过接收过滤引擎控制寄存器（RFE_CTL）所使能的RFE过滤规则。

接收到“良好帧”后，接收到的后续所有有效帧均会置于接收FIFO中。如果存储唤醒帧（STORE_WAKE）置1，则导致“良好帧”唤醒的帧也会存储在FIFO中。

1. 必须暂停所有发送和接收操作：必须完成所有待处理的以太网TX和RX操作。禁止MAC RX和TX路径。
2. 通过在接收过滤引擎控制寄存器（RFE_CTL）中设置所需限制配置帧过滤。将唤醒控制和状态寄存器1（WUCSR1）的RFE唤醒使能（RFE_WAKE_EN）置1，并且应将功耗管理控制寄存器（PMT_CTL）的LAN唤醒使能（WOL_EN）位设置为0。
3. 可通过将唤醒控制和状态寄存器 1（WUCSR1）的存储唤醒帧（STORE_WAKE）置 1 将设备配置为使唤醒帧存储在FCT RX FIFO中。
4. 功耗管理控制寄存器（PMT_CTL）的唤醒状态位1（WUPS[1]）必须清零，因为该位置1会导致立即将唤醒事件置为有效。如果内部MAC唤醒事件已置为有效，则WUPS[1]位不会清零。
5. 重新使能MAC RX路径。
6. 主机通过设置功耗管理控制寄存器（PMT_CTL）的暂停模式（SUSPEND_MODE）字段来使设备处于SUSPEND3状态，以指示所需暂停状态，然后发送暂停信号（USB 2.0）或将设备置于U3状态（USB 3.1 Gen 1）。
7. 检测到“良好帧”后，设备会转换回正常状态并发出远程唤醒事件信号（USB 2.0）或者将链路状态转换到U0并发送功能唤醒通知（USB 3.1 Gen 1）。
8. 发现发生唤醒时，软件应检查唤醒源寄存器（WK_SRC）。主机软件应在接收到“良好帧”后执行所需处理，通常包括通过软件协议栈的正常接收路径传送接收到的数据包。

© 2017 Microchip Technology Inc.

12.4.2.5 使能“AOAC”唤醒事件

本节介绍了如何针对AOAC操作配置设备。

经过一段额外的空闲时间后，根据主机OS的定义，需要将系统置于深度休眠状态。为最大限度地延长系统保持休眠状态的时间，网络接口（在这种情况下为以太网）配置为卸载多个通常会唤醒主机的任务。主机只有在接收到预编程的唤醒模式时才会唤醒。唤醒帧存储在RX FIFO中，以使OS评估唤醒原因并通过正常接收路径传送（即，以便在无重试的情况下保持TCP套接字连接）。

驱动程序可查询RX命令C的已接收到唤醒帧位来确定RX FIFO中的哪个数据包引起了唤醒事件。无法保证是写入到FIFO中的第一个数据包引起了唤醒。在器件处于暂停状态时，数据帧可能已写入到FIFO中。

在唤醒帧之后接收到的所有帧也会存储到FIFO中。不过，这些帧还必须通过MAC和RFE中编程的所有附加过滤规则以及帧损坏校验（例如，FCS）。

应用注意事项： 为最大限度地减少完全工作状态的系统延时，以及允许积极暂停 / 恢复策略，以太网链路不应发生变化（即，存在千兆位链路时为100 Mbps模式）。

1. 必须暂停所有发送和接收操作：必须完成所有待处理的以太网TX和RX操作。禁止MAC RX和TX路径。
2. 必须将MAC配置为检测所需唤醒事件。由主机通过唤醒过滤器x配置寄存器（WUF_CFGx）和唤醒过滤器x字节掩码寄存器（WUF_MASKx）相应地配置唤醒过滤器。对于唤醒帧，该过程在第8.3.2.2节“唤醒帧检测”（第85页）中进行了介绍。还会使能其他唤醒事件（例如，TCP SYN或魔术包）。
3. 功耗管理控制寄存器（PMT_CTL）的唤醒状态位1（WUPS[1]）必须清零，因为该位置1会导致在LAN唤醒使能（WOL_EN）位置1时立即将唤醒事件置为有效。如果内部MAC唤醒事件已置为有效，则WUPS[1]位不会清零。
4. 将功耗管理控制寄存器（PMT_CTL）的LAN唤醒使能（WOL_EN）位置1。
5. 应通过将唤醒控制和状态寄存器1（WUCSR1）的存储唤醒帧（STORE_WAKE）置1将设备配置为使唤醒帧存储在FCT RX FIFO中。
6. 应通过将接收过滤引擎控制寄存器（RFE_CTL）的始终传送唤醒帧（PASS_WKP）置1将设备配置为禁止对唤醒帧进行RFE过滤。
7. 将设备配置为使能ARP和NS卸载。有关如何配置这些功能的详细信息，请参见第8.6节“ARP卸载”（第92页）和第8.5节“邻居请求（NS）卸载”（第90页）。
8. 重新使能MAC RX和TX路径。
9. 主机通过将功耗管理控制寄存器（PMT_CTL）的暂停模式（SUSPEND_MODE）字段设置为11b来使设备处于SUSPEND3状态，以指示所需暂停状态，然后发送暂停信号（USB2）或将链路状态转换到U3（USB 3.1 Gen 1）。
10. 检测到使能的唤醒事件后，设备会转换回正常状态并发出远程唤醒事件信号（USB 2.0）或者将链路状态转换到U0并发送功能唤醒通知（USB 3.1 Gen 1）。软件随后会检查唤醒源寄存器（WK_SRC）并执行所需处理，其中可能包括将数据包传送到操作系统（如果唤醒事件因接收到WOL数据包而引起）。

13.0 电源管理事件（PME）操作

设备提供了一种机制，可用于通过电源管理事件（PME）工作模式唤醒主机系统。仅当设备工作在自供电模式下并且连接了正确配置的EEPROM时，PME信号才可用。图13-1所示为典型应用。

图13-1： 典型应用



主机处理器连接至包含主机USB控制器（HC）的芯片组。USB主机控制器通过USB信号与设备接口。嵌入式控制器（Embedded Controller，EC）通过使能信号向芯片组和主机控制器发出上电信号。EC通过四个信号连接至设备。**PME_N**信号为设备至EC的输入，指示发生唤醒事件。EC的**VBUS_DET**输出用于指示总线电源可用性。**PME_CLEAR**（**RESET_N**）信号用于清零PME。**PME_MODE**信号在**PME_CLEAR**（**RESET_N**）置为无效时由设备采样，并且由设备用于确定应处于PME模式还是恢复正常工作。

© 2017 Microchip Technology Inc.

对于图13-1中的应用场合，假设主机处理器和芯片组已断电，EC正在工作，设备处于PME模式并且正在等待发生唤醒事件。唤醒事件会导致设备向EC发出PME事件，此事件随即通过使能信号唤醒主机处理器和芯片组。EC会在USB总线上电后将**VBUS_DET**置为有效、设置**PME_MODE**以确定设备要开始进入正常工作模式还是继续处于PME模式，并会将**PME_CLEAR**（**RESET_N**）置为有效来清零PME。

应用注意事项： 将**PME_CLEAR**置为无效后，会配置设备。如果未使用无EEPROM模式，则配置可能需要从EEPROM或OTP装载数据。在此期间，EC不应对**PME_N**进行采样，具体取决于OTP/EEPROM中编程的数据量，因为尚未配置**PME_N**的极性和行为。对于无EEPROM或OTP模式，PME将在1 ms内有效。对于外部EEPROM，这将是EEPROM中编程的数据量的函数。如果全部512字节均已编程，则最大延时小于16 ms。更多详细信息，请参见第15.6.5节“EEPROM时序”（第235页）。

应用注意事项： 如果使用无EEPROM模式，则不支持直接唤醒。如果下述所需设备唤醒在进入PME模式之前由系统软件通过USB配置，则PME只能支持无EEPROM/OTP的唤醒。

支持以下唤醒事件：

- 唤醒引脚
  未保留用于PME处理的GPIO引脚能够在处于PME工作模式下时唤醒设备。为了让GPIO生成唤醒事件，其使能位必须在EEPROM（或OTP）的GPIO[7:0]唤醒使能和GPIO[11:8]唤醒使能字段中置1。极性也可通过GPIO[7:0]唤醒极性和GPIO[11:8]唤醒极性置1。
- 魔术包
  在PME模式下接收到魔术包会导致将PME置为有效。
- WUFF
  在PME模式下接收到与WUFF匹配的数据包会导致将PME置为有效。
- 物理地址的理想DA匹配
  接收到目标地址与设备的MAC地址匹配的以太网帧会导致将PME置为有效。
- 广播数据包
  在PME模式下接收到广播数据包会导致将PME置为有效。
- PHY链路变化
  在PME模式下检测到PHY链路伙伴会导致将PME置为有效。

为实现PME工作模式，GPIO PME使能字段的GPIO PME标志0位必须置1，所有其余GPIO PME标志0和GPIO PME标志1位都必须相应地配置，以用于脉冲或电平信号、缓冲器类型和GPIO PME WoL选择。

PME_MODE引脚必须被驱动为某个值，当EC通过将**PME_CLEAR**（**RESET_N**）置为有效来清零和识别PME时，该值用于确定设备是保持PME工作模式（1）还是恢复正常工作（0）。

在PME模式下时，**RESET_N**（**PME_CLEAR**）或POR将始终会导致重载EEPROM的内容。

应用注意事项： 链路变化可以通过将PHY的链路状态输出分配给使能的GPIO（如果可用）或通过使用**PHY_INT_N**引脚来实现。系统软件必须了解链路使用哪个GPIO输入。

图13-2中的流程图介绍了PME的工作流程，魔术包通过适当的已配置EEPROM/OTP使能。对于OTP/EEPROM配置，保持以下条件：

- GPIO PME使能 = 1（已使能）
- GPIO PME配置 = 0（通过电平发出PME信号）
- GPIO PME长度 = 0（NA）
- GPIO PME极性 = 1（高电平信号事件）
- GPIO PME缓冲器类型 = 1（推挽式）
- PME数据包使能 = 1
- PME理想DA使能 = 0

- PME WUFF 使能 = 0
- 供电方法（CFG0_PWR_SEL）= 1（自供电）
- 魔术包的MAC地址

注：	如果使用PME模式，则系统软件必须相应地配置标志属性寄存器（FLAG_ATTR）。 如果在**PME_MODE** = 1且GPIO PME使能在EEPROM/OTP中置1时发生POR，则会导致设备进入PME模式。 在该模式下，以太网接口工作在协商速度下。

© 2017 Microchip Technology Inc.

图13-2： PME操作


主机和芯片组断电
通过EC或电路将VBUS_DET设置为0
EC将PME_MODE设置为1并将PME_CLEAR置为有效
将PME_CLEAR置为无效
设备配置负载
GPIO PME使能 = 1，进入PME模式
已检测到唤醒事件
假
真
PME置为有效
EC检测到PME
EC唤醒系统以处理唤醒事件？
是
否
EC将PME_CLEAR置为有效
设备复位并将PME置为无效
设备配置负载
EC向主机发送使能信号
通过EC或电路将VBUS_DET设置为1
EC将PME_MODE设置为0并将PME_CLEAR置为有效
设备复位并将PME置为无效
设备连接到USB总线
设备处于正常运行状态

14.0 寄存器说明

本节给出了详细的器件寄存器说明和存储器映射信息。表14-1列出了可直接寻址的存储器映射的详细信息。

表14-1： 存储器映射

地址	数据空间
0x0000-0x0FFF	系统控制和状态寄存器
0x1000-0x11FF	保留
0x1200-0x15FF	USB PHY控制和状态寄存器
0x1200-0x1FFF	保留

注： 有关器件的OTP存储器的更多信息，请参见第10.0节“可一次性编程（OTP）存储器”（第121页）。

<u>可直接寻址的寄存器</u>

- 第14.1节“系统控制和状态寄存器”（第139页）
- 第14.2节“USB PHY控制和状态寄存器”（第220页）

© 2017 Microchip Technology Inc.

14.1 系统控制和状态寄存器

注： 在未配置状态下，任何对0B0h及以上寄存器偏移量的访问都将被停止，即不可访问。因此，所有MAC、FIFO控制器（FCT）和接收过滤引擎（RFE）寄存器在未配置状态下均不可用。

注： 在任何情况下都不能对系统控制和状态寄存器映射中保留的地址空间执行写操作。否则，可能导致意外的操作与结果。

表14-2： 系统控制和状态寄存器映射

偏移量	寄存器名称
000h	器件ID和版本寄存器（ID_REV）
004h – 008h	保留
00Ch	中断状态寄存器（INT_STS）
010h	硬件配置寄存器（HW_CFG）
014h	功耗管理控制寄存器（PMT_CTL）
018h	通用IO配置0寄存器（GPIO_CFG0）
01Ch	通用IO配置1寄存器（GPIO_CFG1）
020h	通用IO唤醒使能和极性寄存器（GPIO_WAKE）
024h	数据端口选择寄存器（DP_SEL）
028h	数据端口命令寄存器（DP_CMD）
02Ch	数据端口地址寄存器（DP_ADDR）
030h	数据端口数据寄存器（DP_DATA）
034h – 03Ch	保留
040h	EEPROM命令寄存器（E2P_CMD）
044h	EEPROM数据寄存器（E2P_DATA）
048h – 04Fh	保留
050h	BOS描述符属性寄存器（BOS_ATTR）
054h	SS描述符属性寄存器（SS_ATTR）
054h	保留
058h	HS描述符属性寄存器（HS_ATTR）
05Ch	FS描述符属性寄存器（FS_ATTR）
060h	字符串属性寄存器0（STRNG_ATTR0）
064h	字符串属性寄存器1（STRNG_ATTR1）
068h	标志属性寄存器（FLAG_ATTR）
06Ch – 077h	软件通用寄存器x（SW_GPx）
078h – 07Fh	保留
080h	USB配置寄存器0（USB_CFG0）
084h	USB配置寄存器1（USB_CFG1）
088h	USB配置寄存器2（USB_CFG2）
090h	突发限制寄存器（BURST_CAP）
094h	批量输入延时寄存器（BULK_IN_DLY）
098h	中断端点控制寄存器（INT_EP_CTL）
09Ch	PIPE控制寄存器（PIPE_CTL）
0A0h	U1退出延时寄存器（U1_LATENCY）
0A4h	U2退出延时寄存器（U2_LATENCY）
0A8h	USB状态寄存器（USB_STATUS）

© 2017 Microchip Technology Inc.

表14-2： 系统控制和状态寄存器映射（续）

偏移量	寄存器名称
0ACh	保留
0B0h	接收过滤引擎控制寄存器（RFE_CTL）
0B4h	VLAN类型寄存器（VLAN_TYPE）
0B8h – 0BFh	保留
0C0h	FIFO控制器RX FIFO控制寄存器（FCT_RX_CTL）
0C4h	FIFO控制器TX FIFO控制寄存器（FCT_TX_CTL）
0C8h	FCT RX FIFO结束寄存器（FCT_RX_FIFO_END）
0CCh	FCT TX FIFO结束寄存器（FCT_TX_FIFO_END）
0D0h	FCT流控制阈值寄存器（FCT_FLOW）
0D4h	RX数据路径存储（RX_DP_STOR）
0D8h	TX数据路径存储（TX_DP_STOR）
0DCh – 0DFh	保留
0E0h	LTM BELT空闲寄存器0（LTM_BELT_IDLE0）
0E4h	LTM BELT空闲寄存器1（LTM_BELT_IDLE1）
0E8h	LTM BELT活动寄存器0（LTM_BELT_ACT0）
0ECh	LTM BELT活动寄存器1（LTM_BELT_ACT1）
0F0h	LTM无活动定时器寄存器（LTM_INACTIVE0）
0F4	LTM无活动定时器寄存器（LTM_INACTIVE1）
0F8h – 0FFh	保留供将来扩展使用
100h	MAC控制寄存器（MAC_CR）
104h	MAC接收寄存器（MAC_RX）
108h	MAC发送寄存器（MAC_TX）
10Ch	流控制寄存器（FLOW）
110h	随机数种子值寄存器（RAND_SEED）
114h	错误状态寄存器（ERR_STS）
118h	MAC接收地址高位寄存器（RX_ADDRH）
11Ch	MAC接收地址低位寄存器（RX_ADDRL）
120h	MII访问寄存器（MII_ACCESS）
124h	MII数据寄存器（MII_DATA）
128h	MAC RGMII内部延时寄存器（MAC_RGMII_ID）
12Ch - 12Fh	保留
130h	EEE TX LPI请求延时计数寄存器（EEE_TX_LPI_REQUEST_DELAY_CNT）
134h	EEE时间等待TX系统寄存器（EEE_TW_TX_SYS）
138h	EEE TX LPI自动移除延时寄存器（EEE_TX_LPI_AUTO_REMOVAL_DELAY）
13Ch - 13Fh	保留
140h	唤醒控制和状态寄存器1（WUCSR1）
144h	唤醒源寄存器（WK_SRC）
148h – 14Fh	保留
150h - 1CC	唤醒过滤器x配置寄存器（WUF_CFGx）
1D0h – 1Fh	保留
200h – 3FCh	唤醒过滤器x字节掩码寄存器（WUF_MASKx）
400h – 504h	MAC地址理想过滤器寄存器（ADDR_FILTx）
508h – 5FFh	保留
600h	唤醒控制和状态寄存器2（WUCSR2）
610h – 61Ch	NSx IPv6目标地址寄存器（NSx_IPV6_ADDR_DEST）
620h – 62Ch	NSx IPv6源地址寄存器（NSx_IPV6_ADDR_SRC）
630h – 63Ch	NSx ICMPv6地址0寄存器（NSx_ICMPV6_ADDR0）
640h – 64Ch	NSx ICMPv6地址1寄存器（NSx_ICMPV6_ADDR1）

© 2017 Microchip Technology Inc.

表14-2： 系统控制和状态寄存器映射（续）

偏移量	寄存器名称
650h – 65Ch	NSx IPv6目标地址寄存器（NSx_IPV6_ADDR_DEST）
660h – 66Ch	NSx IPv6源地址寄存器（NSx_IPV6_ADDR_SRC）
670h – 67Ch	NSx ICMPv6地址0寄存器（NSx_ICMPV6_ADDR0）
680h – 68Ch	NSx ICMPv6地址1寄存器（NSx_ICMPV6_ADDR1）
690h	SYN IPv4源地址寄存器（SYN_IPV4_ADDR_SRC）
694h	SYN IPv4目标地址寄存器（SYN_IPV4_ADDR_DEST）
698h	SYN IPv4 TCP端口寄存器（SYN_IPV4_TCP_PORTS）
69Ch – 6A8h	SYN IPv6源地址寄存器（SYN_IPV6_ADDR_SRC）
6ACh – 6B8h	SYN IPv6目标地址寄存器（SYN_IPV6_ADDR_DEST）
6BCh	SYN IPv6 TCP端口寄存器（SYN_IPV6_TCP_PORTS）
6C0h	ARP发送方协议地址寄存器（ARP_SPA）
6C4h	ARP目标协议地址寄存器（ARP_TPA）
6C8h – FFFh	保留

14.1.1 器件ID和版本寄存器（ID_REV）

偏移量： 000h 大小： 32位

BIT	说明	类型	默认值
31:16	**芯片ID** 该只读字段标识器件型号。	RO	7801h
15:0	**芯片版本** 该字段标识器件版本。	RO	注14-1

注14-1 默认值取决于器件版本。

14.1.2 中断状态寄存器（INT_STS）

偏移量： 00Ch 大小： 32位

BIT	说明	类型	默认值
31:29	保留	RO	-
28	**OTP写完成中断（OTP_WR_DONE_INT）** OTP写操作已完成。 **注：** 该中断的中断源为电平。中断会一直存在，直到在OTP中将其清除。	R/WC	0b
27	保留	RO	-
26	**节能以太网开始TX低功耗中断（EEE_START_TX_LPI_INT）** 当发送器由于在EEE TX LPI请求延时计数寄存器（EEE_TX_LPI_REQUEST_DELAY_CNT）中指定的时间到期而进入低功耗空闲模式时，该中断置为有效。 如果MAC控制寄存器（MAC_CR）中的节能以太网使能（EEEEN）位为低电平，则该位保持低电平。 **注：** 该中断的中断源为脉冲。	R/WC	0b
25	**节能以太网停止TX低功耗中断（EEE_STOP_TX_LPI_INT）** 当发送器由于在EEE TX LPI自动移除延时寄存器（EEE_TX_LPI_AUTO_REMOVAL_DELAY）中指定的时间到期而退出低功耗空闲模式时，该中断置为有效。 如果MAC控制寄存器（MAC_CR）中的节能以太网使能（EEEEN）位为低电平，则该位保持低电平。 **注：** 该中断的中断源为脉冲。	R/WC	0b

© 2017 Microchip Technology Inc.

BIT	说明	类型	默认值
24	**节能以太网RX低功耗中断（EEE_RX_LPI_INT）** 当接收器进入低功耗空闲模式时，该中断置为有效。 如果MAC控制寄存器（MAC_CR）中的节能以太网使能（EEEEN）位为低电平，则该位保持低电平。 **注：** 该中断的中断源为脉冲。	R/WC	0b
23	**MAC复位超时（MACRTO_INT）** 该中断表示8 ms复位看门狗定时器已超时。这意味着以太网PHY没有向MAC提供RX和TX时钟。在定时器超时之后，MAC复位置为无效，两者异步进行。 **注：** 该中断的中断源为脉冲。	R/WC	0b
22	**RX数据FIFO溢出中断（RDFO_INT）** 在RX数据FIFO被完全填满之后，如果接收逻辑尝试继续向其中放入数据，则该中断置1。置1时，丢弃新接收的数据。 **注：** 该中断的中断源为电平。	R/WC	0b
21	**发送器错误中断（TXE_INT）** 该中断表示发送器遇到错误。请参见第6.2.4节“TX错误检测”以了解会造成TXE的条件的相关说明。 **注：** 该中断的中断源为电平。	R/WC	0b
20	**USB状态中断（USB_STS_INT）** 该中断在USB状态事件之后发出。该中断会一直存在，直到在USB状态寄存器（USB_STATUS）中将置为有效的事件清除。 **注：** 该中断的中断源为电平。	R/WC	0b
19	**TX禁止中断（TX_DIS_INT）** 该中断在TX FIFO或MAC发送器已成功禁止后发出。 当FIFO控制器TX FIFO控制寄存器（FCT_TX_CTL）的FCT TX禁止位或MAC发送寄存器（MAC_TX）的发送器禁止（TXD）位置1时，该中断会一直存在。 **注：** 该中断的中断源为电平。	R/WC	0b
18	**RX禁止中断（RX_DIS_INT）** 该中断在RX FIFO或MAC接收器已成功禁止后发出。 当FIFO控制器RX FIFO控制寄存器（FCT_RX_CTL）的FCT RX禁止位或MAC接收器寄存器（MAC_RX）的接收器禁止（RXD）位置1时，该中断会一直存在。 **注：** 该中断的中断源为电平。	R/WC	0b
17	**PHY中断（PHY_INT）** 表示外部以太网PHY中断事件。 **注：** 该中断的中断源为 **PHY_INT_N** 引脚。中断会一直存在，直到在 PHY 中将其清除。	R/WC	0b
16	**数据端口中断（DP_INT）** 表示待处理的数据端口操作已完成。 **注：** 该中断的中断源为脉冲。	R/WC	0b

BIT	说明	类型	默认值
15	**MAC错误中断（MAC_ERR_INT）** 当MAC错误状态寄存器（ERR_STS）中跟踪的任一错误条件发生时，该中断置1。应用程序可通过检查错误状态寄存器（ERR_STS）来确定发生的具体错误。 **注：** 该中断为电平触发中断事件，在错误状态寄存器（ERR_STS）中的所有错误事件位均清零之前，该中断保持有效状态。	R/WC	0b
14:13	保留	RO	-
12	**UTX帧待处理（UTX_FP）** 表示USB TX FIFO至少有一个帧在等待处理。	RO	0b
11:0	**GPIO [11:0]（GPIOx_INT）** 中断由GPIO产生。 **注：** 这些中断的中断源均为电平。	R/WC	注14-2

注14-2 默认值取决于GPIO引脚的状态。将GPIOx_INT位清零也会清除相应的GPIO唤醒事件。

14.1.3 硬件配置寄存器（HW_CFG）

偏移量： 010h 大小： 32位

BIT	说明	类型	默认值
31:26	保留	RO	-
25	**产生125 MHz时钟使能（CLK125_EN）** 置1时，器件在内部产生用于RGMII接口操作的125 MHz时钟。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-3
24	**25 MHz参考时钟输出使能（REFCLK25_EN）** 置1时，使能在**REFCLK_25**引脚上产生25 MHz参考时钟。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-4
23:16	保留	RO	-
15	**NetDetach状态（NETDET_STS）** 加载驱动程序后，可检查该位以确定是否发生了NetDetach事件。	R/WC	注14-5
14	**NetDetach使能（NETDET_EN）** 该位置1时，器件从USB总线上断开。这会导致驱动程序卸载，并且不再与器件进行通信。器件一直保持断开状态，直到检测到PHY链路或者某个正确配置的GPIO引脚置为有效时为止。发生上述任一事件都会使器件连接到USB总线，使驱动程序得以加载以及使NETDET_STS位置为有效。	SC	0b

© 2017 Microchip Technology Inc.

BIT	说明	类型	默认值
13	**EEPROM仿真使能（EEM）** 该位用于在没有EEPROM时选择描述符信息和配置标志的来源。 0 = 硬件基于CSR默认值生成描述符。 1 = 使用描述符RAM和属性寄存器。 **注：** 仅当没有EEPROM且未配置OTP时，该位才影响操作。如果存在EEPROM或已配置OTP，则该位不起作用。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	0b
12	**复位保护（RST_PROTECT）** 将该位置1可以保护某些寄存器的选择字段不受非POR复位的影响。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	0b
11:8	保留	RO	-
7:6	**SUSPEND_N引脚选择（SUSPEND_N_SEL）** 该位指定**SUSPEND_N**引脚将在哪些工作模式下置为有效。 00b：**SUSPEND_N**在SUSPEND2模式下置为有效。 01b：**SUSPEND_N**在SUSPEND2、SUSPEND1和NetDetach模式下置为有效。 10b：**SUSPEND_N**在SUSPEND2、SUSPEND1、SUSPEND0和NetDetach模式下置为有效。 11b：**SUSPEND_N**在SUSPEND3、SUSPEND2、SUSPEND1、SUSPEND0和NetDetach模式下置为有效。 **注：** 该字段受复位保护（RST_PROTECT）保护。 **注：** 该位的使用不受EEPROM仿真使能（EEM）位的影响，没有EEPROM也无妨。	R/W	注14-6
5	**SUSPEND_N引脚极性（SUSPEND_N_POL）** 该位选择**SUSPEND_N**引脚的极性。 0 = 低电平有效 1 = 高电平有效 **注：** 该字段受复位保护（RST_PROTECT）保护。 **注：** 该位的使用不受EEPROM仿真使能（EEM）位的影响，没有EEPROM也无妨。	R/W	注14-7
4	**每个USB数据包支持多个以太网帧（MEF）** 该位可使USB发送方向上尽可能在每个USB数据包中打包多个以太网帧。 0 = 每个USB数据包仅支持一个以太网帧 1 = 每个USB数据包支持打包多个以太网帧	R/W	0b
3	**EEPROM超时控制（ETC）** 该位控制供EEPROM控制器用于检测超时的时长。 0 = 如果在30 ms内没有接收到EEPROM的响应，则发生超时。 1 = 如果在1.28 µs内没有接收到EEPROM的响应，则发生超时。 **注：** 超时发生时，通过EPC超时（EPC_TO）中的EEPROM命令寄存器（E2P_CMD）来指示。	R/W	0b
2	保留	RO	-

BIT	说明	类型	默认值
1	**软精简复位（LRST）** 写入1可对器件进行精简软件复位。 精简复位不会影响USB控制器，也不会使USB PHY断开连接。此外，EEPROM的内容也不会重新加载。该位在复位序列完成后清零。	SC	0b
0	**软复位（SRST）** 写入1可对器件进行软件复位。 软件复位将导致EEPROM的内容重新加载。在复位序列执行期间，USB PHY将断开连接。在器件重新初始化之后，PHY将退出断开连接状态并对主机可见。	SC	0b

注14-3 该位的默认值由EEPROM（如果存在）中配置标志1的产生125 MHz时钟使能（CLK125_EN）位的值确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则0b为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为0b。

注14-4 该位的默认值由EEPROM（如果存在）中配置标志1的25 MHz参考时钟输出使能（REFCLK25_EN）位的值确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则0b为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为0b。

注14-5 该位的默认值取决于是否发生了NetDetach事件。如果置1，则表示发生了NetDetach事件。

注14-6 该位的默认值由EEPROM（如果存在）中配置标志0的SUSPEND_N选择（CFG0_SUSPEND_N_SEL）位的值确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则00b为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为00b。

注14-7 该字段的默认值由EEPROM（如果存在）中配置标志0的SUSPEND_N极性（CFG0_SUSPEND_N_POL）位的值确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则0b为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为0b。

© 2017 Microchip Technology Inc.

14.1.4 功耗管理控制寄存器（PMT_CTL）

偏移量： 014h 大小： 32位

该寄存器控制功耗管理功能。

BIT	说明	类型	默认值
31:15	保留	RO	-
14	**晶振暂停禁止（XTAL_SUSP_DIS）** 0 - 晶振驱动器正常工作 1 - 晶振从不暂停 **注：** 置为有效时，该位防止在SUSPEND2和UNPOWERED模式下禁止晶体振荡器。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-8
13	**EEE唤醒使能（EEE_WAKEUP_EN）** 使能EEE唤醒状态（EEE_WUPS）来指示唤醒事件。 如果恢复清除远程唤醒使能（RES_CLR_WKP_EN）置1，则当恢复序列完成时，该位自动清零。	R/W	0b
12	**EEE唤醒状态（EEE_WUPS）** 该字段指示当前唤醒事件是否是由EEE导致。它与唤醒状态（WUPS）搭配使用。关于编码信息，请参见WUPS字段。 无论EEE唤醒使能（EEE_WAKEUP_EN）中的值为何，该位都将置1。 如果恢复清除远程唤醒状态（RES_CLR_WKP_STS）位置1，则一旦恢复序列完成，该位便清零。更多详细信息，请参见RES_CLR_WKP_STS位。 **注：** 同时清零 EEE_WUPS 位并更改暂停模式（SUSPEND_MODE）字段的内容是无效的。	R/WC	0b
11	**MAC软复位（MAC_SRST）** 当该位为高电平时，MAC RX/TX时钟域将保持复位状态。必须清零该位才能恢复正常工作。只有当RX/TX时钟运行时，MAC RX/TX复位才置为无效。	R/W	0b
10	保留	RO	-

BIT	说明	类型	默认值
9	**恢复清除远程唤醒状态（RES_CLR_WKP_STS）** 置1时，一旦恢复序列完成，WUCSR1和WUCSR2中的以下状态信号便清零： WUCSR1： RFE唤醒帧接收（RFE_WAKE_FR） 理想DA帧接收（PFDA_FR） 远程唤醒帧接收（WUFR） 魔术包接收（MPR） 广播帧接收（BCAST_FR） 节能以太网TX唤醒（EEE_TX_WAKE） 节能以太网RX唤醒（EEE_RX_WAKE） WUCSR2： IPv6 TCP SYN数据包接收（IPV6_TCPSYN_RCD） IPv4 TCP SYN数据包接收（IPV4_TCPSYN_RCD） 该位置1时，也会影响WUPS字段。一旦恢复事件完成，WUPS[1]和EEE_WUPS便都清零。 只有上面列出的唤醒事件唤醒帧或魔术包启动的恢复序列才会受RES_CLR_WKP_STS影响。主机启动的恢复不会清除唤醒状态。 清零时，恢复事件完成后不清除唤醒状态信号。	R/W	0b
8	**恢复清除远程唤醒使能（RES_CLR_WKP_EN）** 置为有效时，在由远程唤醒启动的恢复序列完成后，WUCSR和WUCSR2中的所有唤醒使能位都将清零。 主机启动的恢复不会将唤醒使能位清零。	R/W	1b
7	**器件就绪（READY）** READY位用于指示器件何时准备好正常工作。 READY位会因为以下原因而保持无效状态： ■ 需等待4 ms **PHY_RESET_N**有效间隔才能完成。 ■ 等待从EEPROM或OTP加载内容。这仅在需要重新加载以太网MAC地址的USB复位情况下对应用程序可见。 更多详细信息，请参见表14-3，“器件就绪位行为”。	RO	0b
6:5	**暂停模式（SUSPEND_MODE）** 指示在主机暂停器件后要使用哪种暂停功耗状态。 如果未对器件进行配置，它将切换为正常未配置状态，该寄存器将复位为值10b。 SUSPEND_MODE编码： 00 = SUSPEND0 01 = SUSPEND1 10 = SUSPEND2 11 = SUSPEND3 **注：** 当处于正常未配置状态时，选择除SUSPEND2之外的任何暂停状态都是无效的。 **注：** 在该器件中，SUSPEND0 和 SUSPEND1 的功能相同。将它们保留为单独的状态选项，目的是与早期器件的命名兼容。	R/W	10b

© 2017 Microchip Technology Inc.

BIT	说明	类型	默认值
4	**PHY复位（PHY_RST）** 向该位写入“1”会将**PHY_RESET_N**引脚置为有效。内部逻辑自动将PHY复位保持至少4 ms。当PHY从复位中释放时，该位自动清零。当该位为高电平时，将忽略对该位的所有写操作。 一旦该位置1，器件就绪（READY）位便清零。器件就绪（READY）在**PHY_RESET_N**有效间隔完成4 ms后置为有效。 **注：** 从SUSPEND2状态恢复后，应将该位置1。	SC	0b
3	**LAN唤醒使能（WOL_EN）** 使能WOL作为一个包含以下内容的唤醒事件。有关受该位影响的唤醒事件的详细信息，请参见第12.4.1节“检测唤醒事件”。 如果恢复清除远程唤醒使能（RES_CLR_WKP_EN）置1，则当恢复序列完成时，该位自动清零。	R/W	0b
2	**PHY中断允许（PHY_WAKE_EN）** 允许以太网PHY中断作为唤醒事件。更多详细信息，请参见第12.4.1节“检测唤醒事件”。 如果恢复清除远程唤醒使能（RES_CLR_WKP_EN）置1，则当恢复序列完成时，该位自动清零。	R/W	0b

<table>
<tr><th>BIT</th><th>说明</th><th>类型</th><th>默认值</th></tr>
<tr><td>1:0</td><td>
唤醒状态（WUPS）
该字段连同EEE唤醒状态（EEE_WUPS）一起指示当前唤醒事件的原因。通过向相应位写入“1”将WUPS位清零。这些位的编码信息如下：
<table>
<tr><th>EEE_WUPS</th><th>WUPS[1:0]</th><th>事件</th></tr>
<tr><td>0</td><td>00</td><td>未检测到任何唤醒事件</td></tr>
<tr><td>X</td><td>X1</td><td>• 以太网PHY唤醒事件</td></tr>
<tr><td>X</td><td>1X</td><td>• LAN唤醒（WOL）
• TCP SYN
• “良好帧”
• 广播帧
• 多播帧
• 理想DA匹配</td></tr>
<tr><td>1</td><td>XX</td><td>EEE接收唤醒（EEE_RX_WAKE）（SUSPEND0和SUSPEND3）/
EEE发送唤醒（EEE_TX_WAKE）（SUSPEND3）</td></tr>
</table>
可以将多个位置1，以指示有多个事件发生。

除非在进入低功耗状态之前使能了相应事件，否则WUPS字段不会置1。

这些位是否置1与LAN唤醒使能（WOL_EN）和PHY中断允许（PHY_WAKE_EN）中的值无关。

如果恢复清除远程唤醒状态（RES_CLR_WKP_STS）置1，一旦恢复序列完成，WUPS[1]便清零。更多详细信息，请参见RES_CLR_WKP_STS位。

注： 同时清零WUPS位并更改暂停模式（SUSPEND_MODE）字段的内容是无效的。
</td><td>R/WC</td><td>00b</td></tr>
</table>

注14-8 该位的默认值由EEPROM（如果存在）中配置标志1的晶振暂停禁止（XTAL_SUSP_DIS）位确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则1b为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为1b。

© 2017 Microchip Technology Inc.

表14-3： 器件就绪位行为

事件	内部PHY	外部PHY
切换到正常未配置	以太网PHY复位后，就绪位就保持清零状态，以将功耗降至最低。	EEPROM/OTP 加载完成后，就绪位置1。EEPROM 仿真不会引入相应的延时。 这应仅在需要加载EEPROM/OTP以获取MAC地址的USB复位后对应用程序可见。
正常未配置切换到正常已配置	在以太网PHY复位置为无效且PHY变为工作状态之后，就绪位置为有效。	就绪位置1。 在正常未配置状态下，READY位置1后，其状态就不再变化。
SUSPEND2切换到正常已配置	在SUSPEND2状态下，以太网PHY保持在复位状态以节省功耗。切换到正常已配置状态后，如果PHY复位置为无效，则READY位随即置为有效。	外部以太网PHY不会因切换到SUSPEND2状态而复位。 进入SUSPEND2状态时，就绪位不清零。
PHY复位（PHY_RST）	在PHY复位置为无效之前，就绪位保持清零。	在PHY复位置为无效之前，就绪位保持清零。

14.1.5 通用IO配置0寄存器（GPIO_CFG0）

地址： 018h 大小： 32位

该寄存器配置外部**GPIO[3:0]**引脚。

为了将GPIO用作唤醒事件或中断源，必须将其配置为输入。另外，必须通过通用IO唤醒使能和极性寄存器（GPIO_WAKE）使能用于产生唤醒事件的GPIO引脚。

BIT	说明	类型	默认值
31:16	保留	RO	-
15:12	**GPIO使能（GPIOEN）** 清零时，该引脚用作GPIO。 GPIOEN0 – bit 12 GPIOEN1 – bit 13 GPIOEN2 – bit 14 GPIOEN3 – bit 15 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-9
11:8	**GPIO缓冲器类型（GPIOBUF）** 置1时，相应GPIO信号的输出缓冲器配置为推/挽驱动器。清零时，相应GPIO信号的输出缓冲器配置为漏极开路驱动器。位分配如下： GPIOBUF0 – bit 8 GPIOBUF1 – bit 9 GPIOBUF2 – bit 10 GPIOBUF3 – bit 11 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-10
7:4	**GPIO方向（GPIODIR）** 置1时，将相应GPIO使能为输出。清零时，将相应GPIO使能为输入。位分配如下： GPIODIR0 – bit 4 GPIODIR1 – bit 5 GPIODIR2 – bit 6 GPIODIR3 – bit 7 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-11
3:0	**GPIO数据（GPIOD）** 使能为输出时，写入的值反映在GPIOn上。读取时，GPIOn反映相应GPIO引脚的当前状态。位分配如下： GPIOD0 – bit 0 GPIOD1 – bit 1 GPIOD2 – bit 2 GPIOD3 – bit 3 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-12

注14-9 该字段的默认值由EEPROM（如果存在）中GPIO 0-11使能的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则0xF为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为0b。

© 2017 Microchip Technology Inc.

注14-10 该字段的默认值由EEPROM（如果存在）中GPIO 0-11缓冲器的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则0x0为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为0x0。

注14-11 该字段的默认值由EEPROM（如果存在）中GPIO 0-11方向的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则0x0为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为0x0。

注14-12 该字段的默认值由EEPROM（如果存在）中GPIO 0-11数据的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则0x0为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为0x0。将GPIO配置为输入时，默认状态是未知的。

14.1.6 通用IO配置1寄存器（GPIO_CFG1）

地址： 01Ch 大小： 32位

该寄存器配置外部**GPIO[4:11]**引脚。

为了将GPIO用作唤醒事件或中断源，必须将其配置为输入。另外，必须通过通用IO唤醒使能和极性寄存器（GPIO_WAKE）使能用作唤醒事件的GPIO。

BIT	说明	类型	默认值
31:24	**GPIO使能（GPIOEN）** 清零时，该引脚用作GPIO。 GPIOEN4 - bit 24 GPIOEN5 - bit 25 GPIOEN6 - bit 26 GPIOEN7 - bit 27 GPIOEN8 - bit 28 GPIOEN9 - bit 29 GPIOEN10 - bit 30 GPIOEN11 - bit 31 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-13
23:16	**GPIO缓冲器类型（GPIOBUF）** 置1时，相应GPIO信号的输出缓冲器配置为推/挽驱动器。清零时，相应GPIO信号的输出缓冲器配置为漏极开路驱动器。 GPIOBUF4 - bit 16 GPIOBUF5 - bit 17 GPIOBUF6 - bit 18 GPIOBUF7 - bit 19 GPIOBUF8 - bit 20 GPIOBUF9 - bit 21 GPIOBUF10 - bit 22 GPIOBUF11 - bit 23 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-10

BIT	说明	类型	默认值
15:8	**GPIO方向（GPIODIR）** 置1时，将相应GPIO使能为输出。清零时，将相应GPIO使能为输入。 GPIODIR4 - bit 8 GPIODIR5 - bit 9 GPIODIR6 - bit 10 GPIODIR7 - bit 11 GPIODIR8 - bit 12 GPIODIR9 - bit 13 GPIODIR10 - bit 14 GPIODIR11 - bit 15 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-11
7:0	**GPIO数据（GPIOD）** 使能为输出时，写入的值反映在GPIOn上。读取时，GPIOn反映相应GPIO引脚的当前状态。 GPIOD4 - bit 0 GPIOD5 - bit 1 GPIOD6 - bit 2 GPIOD7 - bit 3 GPIOD8 - bit 4 GPIOD9 - bit 5 GPIOD10 - bit 6 GPIOD11 - bit 7 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-12

注14-13 该字段的默认值由EEPROM（如果存在）中GPIO 0-11使能的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则0xFF为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为0xFF。

© 2017 Microchip Technology Inc.

14.1.7 通用IO唤醒使能和极性寄存器（GPIO_WAKE）

地址： 020h 大小： 32位

该寄存器使GPIO能够在置为有效时用作器件的唤醒事件。它还允许配置用于唤醒事件/中断的极性。

注： 未配置为GPIO时，GPIO不能触发对器件的唤醒事件。

BIT	说明	类型	默认值
31:28	保留	RO	-
27:16	**GPIO极性0-11（GPIOPOL[11:0]）** 0 = 当GPIO被驱动为低电平时，触发唤醒/中断 1 = 当GPIO被驱动为高电平时，触发唤醒/中断 GPIOPOL0 - bit 16 GPIOPOL1 - bit 17 GPIOPOL2 - bit 18 GPIOPOL3 - bit 19 GPIOPOL4 - bit 20 GPIOPOL5 - bit 21 GPIOPOL6 - bit 22 GPIOPOL7 - bit 23 GPIOPOL8 - bit 24 GPIOPOL9 - bit 25 GPIOPOL10 - bit 26 GPIOPOL11 - bit 27 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-14
15:12	保留	RO	-
11:0	**GPIO唤醒0-11（GPIOWK[11:0]）** 0 = GPIO不能唤醒器件。 1 = GPIO能够触发唤醒事件。 GPIOWK0 - bit 0 GPIOWK1 - bit 1 GPIOWK2 - bit 2 GPIOWK3 - bit 3 GPIOWK4 - bit 4 GPIOWK5 - bit 5 GPIOWK6 - bit 6 GPIOWK7 - bit 7 GPIOWK8 - bit 8 GPIOWK9 - bit 9 GPIOWK10 - bit 10 GPIOWK11 - bit 11 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-14

注14-14 该字段的默认值从EEPROM的相关字节加载。忽略EEPROM的高位（未使用位）。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则0h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为0h。

14.1.8 数据端口选择寄存器（DP_SEL）

偏移量： 024h 大小： 32位

BIT	说明	类型	默认值
31	**数据端口就绪（DPRDY）** 数据端口就绪位指示数据端口RAM访问何时完成。对于读操作，该位指示读取的数据何时已存储在DP_DATA寄存器中。 1 = 数据端口就绪。 0 = 数据端口正忙于处理事务。	RO	1b
30:4	保留	RO	-
3:0	**选择（SEL）** 选择要访问的RAM。 0000 = URX缓冲区RAM（请勿在运行时访问） 0001 = RFE VLAN和DA哈希表（VHF RAM） 0010 = LSO报头RAM（请勿在运行时访问） 0011 = FCT RX RAM（请勿在运行时访问） 0100 = FCT TX RAM（请勿在运行时访问） 0101 = 描述符RAM（请勿在运行时访问） 0110 = 保留 0111 = UTX缓冲区RAM（请勿在运行时访问） 1000 = 保留 1001 = 保留 1010 = 保留 1011 = 保留 1100 = 保留 1101 = 保留 1110 = 保留 1111 = 保留	R/W	0000b

14.1.9 数据端口命令寄存器（DP_CMD）

偏移量： 028h 大小： 32位

该寄存器启动数据端口访问。向该寄存器写入1将使能写访问，而写入0将使能读访问。

在访问该寄存器之前，需要对地址和数据寄存器进行适当的配置，以实现所需的读写操作。

BIT	说明	类型	默认值
31:1	保留	RO	-
0	**数据端口写操作**。选择访问操作。写入该位将启动数据端口访问。 1 = 写操作 0 = 读操作	R/W	0b

© 2017 Microchip Technology Inc.

14.1.10 数据端口地址寄存器（DP_ADDR）

偏移量： 02Ch 大小： 32位

指示用于数据端口访问的地址。

BIT	说明	类型	默认值
31:14	保留	RO	-
13:0	**数据端口地址[13:0]**	R/W	0000h

14.1.11 数据端口数据寄存器（DP_DATA）

偏移量： 030h 大小： 32位

数据端口数据寄存器保存用于写访问的写数据和用于读访问的数据读取结果。

在读取该寄存器的读操作结果之前，应检查数据端口就绪位。数据端口就绪位必须指示数据端口已就绪。否则，读操作仍处于进行中。

BIT	说明	类型	默认值
31:0	**数据端口数据（DATA_PORT_DATA）**	R/W	0000_0000h

14.1.12 EEPROM命令寄存器（E2P_CMD）

偏移量： 040h 大小： 32位

该寄存器用于控制对串行EEPROM执行的读写操作。

BIT	说明	类型	默认值
31	**EPC忙（EPC_BSY）** 当该位写入1时，在指定的EEPROM地址执行EPC命令字段中指定的操作。该位将保持置1，直到操作完成时才清零。对于读操作，这意味着主机可以从EEPROM数据寄存器（E2P_DATA）读取有效数据。在该位清零之前，不应修改E2P_CMD 和E2P_DATA 寄存器。如果尝试进行写操作但不存在EEPROM，则EPC忙位始终保持忙碌状态，直到发生EPC超时。此时，忙位清零。	SC	0b

BIT	说明	类型	默认值
30:28	**EPC命令（EPC_CMD）** 该字段用于向EEPROM控制器发出命令。当EPC忙位置1时，EPC将执行命令。在上一个命令完成之前，不得发出新的命令。该字段的编码如下： 000 = READ 001 = EWDS 010 = EWEN 011 = WRITE 100 = WRAL 101 = ERASE 110 = ERAL 111 = RELOAD **READ（读取存储单元）：**该命令将读取EPC地址（EPC_ADDR）指向的EEPROM存储单元。读取结果位于E2P_DATA寄存器中。 **EWDS（擦除/写入禁止）：**发出该命令后，EEPROM将忽略擦除和写入命令。要重新使能擦除/写入操作，需发出EWEN命令。 **EWEN（擦除/写入使能）：**使能对EEPROM的擦除和写入操作。EEPROM将允许擦除和写入操作，直到发出擦除/写入禁止命令或执行掉电再上电时为止。 **注：** EEPROM器件将在擦除/写入禁止状态下上电。任何擦除或写入操作都将失败，直到发出擦除/写入使能命令时为止。 **WRITE（写入存储单元）：**如果在EEPROM中使能了擦除/写入操作，则该命令会将E2P_DATA寄存器的内容写入由EPC地址（EPC_ADDR）字段选择的EEPROM存储单元。 **WRAL（全部写入）：**如果在EEPROM中使能了擦除/写入操作，则该命令会将E2P_DATA寄存器的内容写入EEPROM的全部存储单元。 **ERASE（擦除存储单元）：**如果在EEPROM中使能了擦除/写入操作，则该命令将擦除由EPC地址（EPC_ADDR）字段选择的存储单元。 **ERAL（全部擦除）：**如果在EEPROM中使能了擦除/写入操作，则该命令将对整个EEPROM启动批量擦除。 **RELOAD（数据重新加载）：**命令EEPROM控制器从EEPROM重新加载数据。如果在EEPROM的第一个地址中未发现A5h值，则认为未对EEPROM进行编程，重新加载操作将会失败。EPC数据已加载（EPC_DL）位指示成功加载数据。 **注：** 重新加载操作失败并不会更改描述符信息或寄存器内容。这两项不会因为重新加载失败而被设为默认值。	R/W	000b
27:11	保留	RO	-

© 2017 Microchip Technology Inc.

BIT	说明	类型	默认值
10	**EPC超时（EPC_TO）** 如果执行EEPROM操作后30 ms内EEPROM没有作出响应，则EEPROM控制器将超时并返回到空闲状态。发生超时时，该位将置1以指示最近一次操作未成功。 注： 如果EEDI引脚被拉为高电平（无连接时的默认状态），则当不存在EEPROM器件时，EPC命令不会超时。在这种情况下，一旦命令序列完成，EPC忙位便会清零。另应注意：如果不存在EEPROM器件且EEDI信号被拉至低电平，则只有ERASE、ERAL、WRITE和WRAL这几个EPC命令会超时。	R/WC	0b
9	**EPC数据已加载（EPC_DL）** 该位置1时指示已发现有效EEPROM，并且MAC地址和默认寄存器编程已正常完成。上电成功加载数据之后或者RELOAD命令完成之后，该位置1。	R/WC	0b
8:0	**EPC地址（EPC_ADDR）** EEPROM控制器使用该字段中的9位值来寻址串行EEPROM中的特定存储单元。这是一个按字节对齐的地址。	R/W	00h

14.1.13 EEPROM数据寄存器（E2P_DATA）

偏移量： 044h 大小： 32位

该寄存器与E2P_CMD寄存器配合使用，对串行EEPROM执行读写操作。

BIT	说明	类型	默认值
31:8	保留	RO	-
7:0	**EEPROM数据（EPC_DATA）** 从EEPROM读取或写入EEPROM的值。	R/W	-

14.1.14 BOS描述符属性寄存器（BOS_ATTR）

偏移量： 050h 大小： 32位

该寄存器设置已通过数据端口寄存器加载到描述符RAM中的BOS块内容的长度值。该寄存器可与描述符RAM映像结合使用，以便在不存在EEPROM和未配置OTP时执行自定义操作。

注： 如果描述符RAM中不存在块，则其大小值必须写为00h。

注： 仅当不存在EEPROM、未配置OTP以及EEPROM仿真使能（EEM）位指示描述符RAM和属性寄存器将用于处理描述符时，该寄存器才影响系统操作。

注： 当存在EEPROM或已配置OTP时，禁止对该寄存器执行写操作，否则会导致意外的操作与结果。

注： 该寄存器受复位保护（RST_PROTECT）保护。

BIT	说明	类型	默认值
31:8	保留	RO	-
7:0	**BOS块大小（BOS_BLOCK_SIZE）** 注14-15	R/W	注14-16

注14-15 如果该字段不为0，则块必须包括二进制对象存储（BOS）描述符，并且可能包括USB 2.0扩展描述符、超高速设备能力描述符和容器ID描述符。

注14-16 该字段的默认值由 EEPROM（如果存在）中二进制对象存储（BOS）块长度（字节）的值确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则00h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为00h。

© 2017 Microchip Technology Inc.

14.1.15 SS描述符属性寄存器（SS_ATTR）

偏移量： 054h 大小： 32位

该寄存器设置已通过数据端口寄存器加载到描述符RAM中的SS设备描述符和/或SS配置块元素的长度值。SS轮询间隔也由该寄存器中的字段定义。该寄存器可与描述符RAM映像结合使用，以便在不存在EEPROM或未配置OTP时执行自定义操作。

注： 如果描述符RAM中不存在设备描述符或配置块，则其大小值必须写为00h。如果描述符RAM中存在该块，则**必须**按以下顺序包含下列描述符：
-SS配置描述符
-SS接口描述符

注： 仅当不存在EEPROM、未配置OTP以及EEPROM仿真使能（EEM）位指示描述符RAM和属性寄存器将用于处理描述符时，该寄存器才影响系统操作。

注： 当存在EEPROM或已配置OTP时，禁止对该寄存器执行写操作，否则会导致意外的操作与结果。

注： 该寄存器受复位保护（RST_PROTECT）保护。

BIT	说明	类型	默认值
31:24	保留	RO	-
23:16	**SS轮询间隔（SS_POLL_INT）**	R/W	注14-17
15:8	**SS设备描述符大小（SS_DEV_DESC_SIZE）** 注14-18	R/W	注14-19
7:0	**SS配置块大小（SS_CFG_BLOCK_SIZE）** 注14-18	R/W	注14-20

注14-17 该字段的默认值由EEPROM（如果存在）中的中断端点的超高速轮询间隔的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则06h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为06h。

注14-18 只有0和0x12是合法值。写入任何其他值都将造成意外的行为及结果。硬件会将0x12以外的非零值视为0x12。

注14-19 该字段的默认值由EEPROM（如果存在）中超高速设备描述符长度（字节）的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则00h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为00h。

注14-20 该字段的默认值由EEPROM（如果存在）中超高速配置块长度（字节）的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则00h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为00h。

© 2017 Microchip Technology Inc.

14.1.16 HS描述符属性寄存器（HS_ATTR）

地址： 058h 大小： 32位

该寄存器设置已通过数据端口寄存器加载到描述符RAM中的HS描述符的长度值。HS轮询间隔也由该寄存器中的字段定义。该寄存器可与描述符RAM映像结合使用，以便在不存在EEPROM或未配置OTP时执行自定义操作。

注： 如果描述符RAM中不存在描述符，则其大小值必须写为00h。

注： 仅当不存在EEPROM、未配置OTP以及EEPROM仿真使能（EEM）位指示描述符RAM和属性寄存器将用于处理描述符时，该寄存器才影响系统操作。

注： 当存在EEPROM或已配置OTP时，禁止对该寄存器执行写操作，否则会导致意外的操作与结果。

注： 该寄存器受复位保护（RST_PROTECT）保护。

BIT	说明	类型	默认值
31:24	保留	RO	-
23:16	**HS轮询间隔（HS_POLL_INT）**	R/W	注14-21
15:8	**HS设备描述符大小（HS_DEV_DESC_SIZE）**注14-22	R/W	注14-23
7:0	**HS配置描述符大小（HS_CFG_DESC_SIZE）**注14-22	R/W	注14-24

注14-21 该字段的默认值由EEPROM（如果存在）中的中断端点的高速轮询间隔的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则04h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为04h。

注14-22 只有0和12h是合法值。写入任何其他值都将造成意外的行为及结果。

注14-23 该字段的默认值由EEPROM（如果存在）中高速设备描述符长度（字节）的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则00h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为00h。

注14-24 该字段的默认值由EEPROM（如果存在）中高速配置和接口描述符长度（字节）的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则00h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为00h。

© 2017 Microchip Technology Inc.

14.1.17 FS描述符属性寄存器（FS_ATTR）

地址： 05Ch 大小： 32位

该寄存器设置已通过数据端口寄存器加载到描述符RAM中的FS描述符的长度值。FS轮询间隔也由该寄存器中的字段定义。该寄存器可与描述符RAM映像结合使用，以便在不存在EEPROM或未配置OTP时执行自定义操作。

注： 如果描述符RAM中不存在描述符，则其大小值必须写为00h。

注： 仅当不存在EEPROM、未配置OTP以及EEPROM仿真使能（EEM）位指示描述符RAM和属性寄存器将用于处理描述符时，该寄存器才影响系统操作。

注： 当存在EEPROM或已配置OTP时，禁止对该寄存器执行写操作，否则会导致意外的操作与结果。

注： 该寄存器受复位保护（RST_PROTECT）保护。

BIT	说明	类型	默认值
31:24	保留	RO	-
23:16	**FS轮询间隔（FS_POLL_INT）**	R/W	注14-25
15:8	**FS设备描述符大小（FS_DEV_DESC_SIZE）**注14-26	R/W	注14-27
7:0	**FS配置描述符大小（FS_CFG_DESC_SIZE）**注14-26	R/W	注14-28

注14-25 该字段的默认值由EEPROM（如果存在）中的中断端点的全速轮询间隔的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则01h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为01h。

注14-26 只有0和12h是合法值。写入任何其他值都将造成意外的行为及结果。

注14-27 该字段的默认值由EEPROM（如果存在）中全速设备描述符长度（字节）的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则00h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为00h。

注14-28 该字段的默认值由EEPROM（如果存在）中全速配置和接口描述符长度（字节）的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则00h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为00h。

© 2017 Microchip Technology Inc.

14.1.18 字符串属性寄存器0（STRNG_ATTR0）

偏移量： 060h 大小： 32位

该寄存器设置已通过数据端口寄存器加载到描述符RAM中的指定字符串描述符的长度值。该寄存器可与描述符RAM映像结合使用，以便在不存在EEPROM或未配置OTP时执行自定义操作。

注： 如果描述符RAM中不存在描述符，则其大小值必须写为00h。

注： 仅当不存在EEPROM、未配置OTP以及EEPROM仿真使能（EEM）位指示描述符RAM和属性寄存器将用于处理描述符时，该寄存器才影响系统操作。

注： 当存在EEPROM或已配置OTP时，禁止对该寄存器执行写操作，否则会导致意外的操作与结果。

注： 该寄存器受复位保护（RST_PROTECT）保护。

BIT	说明	类型	默认值
31:24	**配置字符串描述符大小（CFGSTR_DESC_SIZE）**	R/W	注14-29
23:16	**序列号字符串描述符大小（SERSTR_DESC_SIZE）**	R/W	注14-30
15:8	**产品名称字符串描述符大小（PRODSTR_DESC_SIZE）**	R/W	注14-31
7:0	**制造字符串描述符大小（MANUF_DESC_SIZE）**	R/W	注14-32

注14-29 该字段的默认值由EEPROM（如果存在）中配置字符串描述符长度（字节）的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则00h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为00h。

注14-30 该字段的默认值由EEPROM（如果存在）中序列号字符串描述符长度（字节）的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则00h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为00h。

注14-31 该字段的默认值由EEPROM（如果存在）中产品名称字符串描述符长度（字节）的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则00h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为00h。

注14-32 该字段的默认值由EEPROM（如果存在）中制造商ID字符串描述符长度（字节）的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则00h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为00h。

© 2017 Microchip Technology Inc.

14.1.19 字符串属性寄存器1（STRNG_ATTR1）

偏移量： 064h 大小： 32位

该寄存器设置已通过数据端口寄存器加载到描述符RAM中的指定字符串描述符的长度值。该寄存器可与描述符RAM映像结合使用，以便在不存在EEPROM或未配置OTP时执行自定义操作。

注： 如果描述符RAM中不存在描述符，则其大小值必须写为00h。

注： 仅当不存在EEPROM、未配置OTP以及EEPROM仿真使能（EEM）位指示描述符RAM和属性寄存器将用于处理描述符时，该寄存器才影响系统操作。

注： 当存在EEPROM或已配置OTP时，禁止对该寄存器执行写操作，否则会导致意外的操作与结果。

注： 该寄存器受复位保护（RST_PROTECT）保护。

BIT	说明	类型	默认值
31:8	保留	RO	-
7:0	**接口字符串描述符大小（INTSTR_DESC_SIZE）**	R/W	注14-33

注14-33 该字段的默认值由EEPROM（如果存在）中接口字符串描述符长度（字节）的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则00h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为00h。

14.1.20 标志属性寄存器（FLAG_ATTR）

偏移量： 068h 大小： 32位

当不存在EEPROM并且使用描述符RAM映像进行自定义操作时，该寄存器设置GPIO PME标志0和GPIO PME标志1的值。

BIT	说明	类型	默认值
31:16	保留	RO	-
15:8	**GPIO PME标志1（PME_FLAGS1）** 关于位定义，请参见表9-4“GPIO PME标志1”（第111页）。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-35
7:0	**GPIO PME标志0（PME_FLAGS0）** 关于位定义，请参见表9-3“GPIO PME标志0”（第110页）。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-34

注14-34 该字段的默认值由EEPROM（如果存在）中GPIO PME标志0的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则00h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为00h。

注 14-35 该字段的默认值由EEPROM（如果存在）中GPIO PME标志1的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则00h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为00h。

14.1.21 软件通用寄存器X（SW_GPX）

偏移量： 06Ch - 077h 大小： 32位

该器件实现三个通用寄存器，供主机软件使用。

BIT	说明	类型	默认值
31:0	**软件通用寄存器（SW_GPx）** **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	0h

© 2017 Microchip Technology Inc.

14.1.22 USB配置寄存器0（USB_CFG0）

偏移量： 080h 大小： 32位

BIT	说明	类型	默认值
31	保留	RO	-
30	**LPM功能（LPM_CAP）** 该位使能对链路电源管理（LPM）协议的支持。 0：禁止LPM功能。 1：使能LPM功能。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-39
29	**暂停使能（SUSP_EN）** 该位清零时，可防止**SUSPEND_N**引脚将暂停置为有效。在正常工作条件下，如果暂停条件有效，则当该位置1时，USB PHY进入暂停模式。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-37
28:24	**HIRD阈值（HIRD_THR[4:0]）** 当以下两项均为真时，USB设备控制器将PHY置于L1的深度低功耗模式： • 主机的HIRD值大于或等于HIRD_THR[3:0]的值 • HIRD_THR[4]被设为1'b1。 当以下其中一项为真时，USB设备控制器将PHY置于L1的UTMI休眠模式： • 主机的HIRD值小于HIRD_THR[3:0]，或者HIRD_THR[4]被设为1'b0。 HIRD_THR[3:0]信号传输时间（μs）： 值0000b等同于50 μs，每递增一次增加75 μs。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-42
23:20	**批量输入超高速最大突发大小（MAX_BURST_BULKIN）** 该字段确定超高速批量输入端点的最大/突发大小。其值指定为数据包数量减1。 **注：** 在正常工作条件下，该字段应设置为最大值3（4K字节）。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-36
19:16	**批量输出超高速最大突发大小（MAX_BURST_BULKOUT）** 该字段确定超高速批量输出端点的最大/突发大小。其值指定为数据包数量减1。 **注：** 在正常工作条件下，该字段应设置为最大值3（4K字节）。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-36

BIT	说明	类型	默认值
15:13	**待连接设备速度（DEV_SPEED）** 100：超高速 000：高速 001：全速 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	100b
12	**使能在远程Ux退出期间检查LFPS重叠（EnOverlapChk）** 1：退出U1/U2/U3时的超高速链路在确认LFPS握手完成之前等待远程链路LFPS或TS1/TS2训练符号。这样做的目的是防止LFPS毛刺导致链路开始退出低功耗状态。寻找LFPS重叠可确保链路伙伴也看到LFPS。 0：当链路由于远程退出而退出U1/U2/U3时，它不会寻找LFPS重叠。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-42
11	**U2退出LFPS（U2EXIT_LFPS）** 1：链路将248 ns的LFPS视为有效U2退出。 0：链路在检测到有效U2退出之前等待8 µs的LFPS。 新增该位的目的在于提高与第三方主机控制器的互操作性。这一处于U2状态的主机控制器在执行接收器检测时会产生持续时间约为4 µs的LFPS毛刺。这会导致器件退出U2状态，因为LFPS滤波器值为248 ns。如果使能了新增功能，器件就可以保持在U2状态，而忽略来自主机控制器的这段毛刺。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-42
10	**USB批量输入发送器（UTX）复位** 置1时，UTX将复位。	SC	0b
9	**USB批量输出接收器（URX）复位** 置1时，URX将复位。	SC	0b
8	**使能UTMI休眠和UTMI L1暂停（EnbSlpM）** 该位用于控制在L1状态下是否为PHY将UTMI休眠和L1暂停置为有效。 0：禁止UTMI休眠和L1暂停 1：使能UTMI休眠和L1暂停 **注：** 在正常工作期间不要使用该位。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-40
7	**保留**	RO	-
6	**批量输入空响应（BIR）** 当RX FIFO为空时，该位控制对批量输入令牌的响应。 0 = 使用ZLP响应IN令牌 1 = 使用NAK响应IN令牌	R/W	0b

© 2017 Microchip Technology Inc.

BIT	说明	类型	默认值
5	**突发限制使能（BCE）** 该位允许使用突发限制寄存器（BURST_CAP）。 0 = 不使用突发限制寄存器限制TX突发大小。 1 = 使用突发限制寄存器限制TX突发大小。	R/W	0b
4	**端口交换（PORT_SWAP）** 交换**USB2_DP**和**USB2_DM**的映射。 0 = **USB2_DP**映射到USB D+，**USB2_DM**映射到USB D-。 1 = **USB2_DP**映射到USB D-，**USB2_DM**映射到USB D+。	RO	注14-38
3	**保留**	RO	-
2	**远程唤醒支持（RMT_WKP）** 0 = 器件不支持远程唤醒。 1 = 器件支持远程唤醒。 该位必须置1，才能同时支持DEVICE_REMOTE_WAKEUP和FUNCTION_REMOTE_WAKEUP。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-39
1	**供电方法（PWR_SEL）** 该位控制器件的USB供电模式。 0 = 器件由总线供电。 1 = 器件自供电。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-41
0	**停止批量输出管道禁止（SBP）** 该位在FIFO控制器检测到失步条件时控制批量输出管道的操作。有关详细信息，请参见第6.2.4节“TX错误检测”。 0 = 当检测到失步时，停止批量输出管道。 1 = 当检测到失步时，不停止批量输出管道。	R/W	0b

注14-36 该字段的默认值由EEPROM（如果存在）中配置标志1字段的相应值确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则3h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为3h。

注14-37 该字段的默认值由 EEPROM（如果存在）中配置标志 0 字段的暂停使能（SUSP_EN）位确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则1b为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为1b。

注14-38 该字段的默认值由EEPROM（如果存在）中配置标志0字段的端口交换（CFG0_PORT_SWAP）位确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则0b为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为0b。

注14-39 该字段的默认值由EEPROM（如果存在）中配置标志0字段的相应位确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则1b为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为1b。

注14-40 该字段的默认值由EEPROM（如果存在）中配置标志1字段的使能UTMI休眠和UTMI L1暂停（EnbSlpM）位确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则1b为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为1b。

注14-41 该字段的默认值由EEPROM（如果存在）中配置标志0的供电方法（CFG0_PWR_SEL）位的值确定。如果不存在EEPROM，则1b为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM加载的映像值，如果不存在EEPROM，则将该字段的值设置为1b。

注14-42 该字段的默认值由EEPROM（如果存在）中配置标志2字段的相应位确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则0h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为0h。

14.1.23 USB配置寄存器1（USB_CFG1）

偏移量： 084h 大小： 32位

BIT	说明	类型	默认值
31:24	**U1超时（U1_TO）** U1无活动超时值（微秒）。指定内核在SetFeature（U1_ENABLE）设置U1请求之后，发起U1请求之前等待的时间。	R/W	注14-42
23:16	**U2无活动超时（U2_TIMEOUT）** 通过U2无活动超时LMP返回由连接的下游端口设置的U2无活动超时值。 **注：** 该字段中的值与在设置端口功能（PORT_U2_TIMEOUT）命令中发送到集线器的值相同。	RO	00h
15:13	**HS超时校准（HS_TOUT_CAL）** 该字段指示PHY时钟数。在内核中，控制器将该数乘以位时间系数，然后将乘积加到高速数据包间超时持续时间中。该结果代表由PHY引入的额外延时。这一操作必不可少，因为由产生线路状态条件而引入的延时因PHY而异。 高速操作的USB标准超时值为736至816（包含816）个位时间。每个PHY时钟添加的位时间数如下： 高速操作： ■ 一个30 MHz PHY时钟 = 16个位时间。 ■ 一个60 MHz PHY时钟 = 8个位时间。 **注：** 该器件仅支持60 MHz操作。	R/W	注14-45
12	**设备U2启动使能（DEV_U2_INIT_ENABLE）** 该位置1时，如果USB SET_FEATURE（U2使能）也置1，设备能够启动U2链路转换。 **注：** 该位与设备U2使能（DEV_U2_ENABLE）的状态无关。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-43
11	**设备U2使能（DEV_U2_ENABLE）** 该位置1时，设备支持主机发起的U2请求。 **注：** 该位与设备U2启动使能（DEV_U2_INIT_ENABLE）的状态无关。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-44

© 2017 Microchip Technology Inc.

BIT	说明	类型	默认值
10	**设备U1启动使能（DEV_U1_INIT_ENABLE）** 该位置1时，如果USB SET_FEATURE（U1使能）也置1，设备能够启动U1链路转换。 **注：** 该位与设备U1使能（DEV_U1_ENABLE）的状态无关。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-43
9	**设备U1使能（DEV_U1_ENABLE）** 该位置1时，设备支持主机发起的U1请求。 **注：** 该位与设备U1启动使能（DEV_U1_INIT_ENABLE）的状态无关。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-44
8	**LTM使能（LTM_ENABLE）** 该位置1时，器件中使能LTM。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-43
7	保留	RO	-
6:4	**FS超时校准（FS_TOUT_CAL）** 该字段指示PHY时钟数。在内核中，控制器将该数乘以位时间系数，然后将乘积加到全速数据包间超时持续时间中。该结果代表由PHY引入的额外延时。这一操作必不可少，因为由产生线路状态条件而引入的延时因PHY而异。 全速操作的USB标准超时值为16至18（包含18）个位时间。每个PHY时钟添加的位时间数如下： 全速操作： ▪ 一个30 MHz PHY时钟 = 0.4个位时间。 ▪ 一个60 MHz PHY时钟 = 0.2个位时间。 ▪ 一个48 MHz PHY时钟 = 0.25个位时间。 **注：** 当器件未工作在FS模式下时，HS超时校准（HS_TOUT_CAL）将提供给USB 3.1 Gen 1器件控制器。 **注：** 该器件仅支持60 MHz操作。	R/W	注14-46
3:2	保留	RO	-

BIT	说明	类型	默认值
1:0	**缩减模式字段** 缩减模式用于缩短仿真时间。使能缩减模式时：内核使用缩短的时序值，从而实现快速仿真。 禁止缩减模式时：内核使用硬件操作所需的实际时序值。 HS/FS/LS模式的缩减状态 ■ 00：禁止。使用实际时序值。 ■ 01：针对除器件模式暂停和恢复以外的所有时序值（包括速度枚举）使能。 ■ 10：仅针对器件模式暂停和恢复使能。 ■ 11：针对bit 0和bit 1缩减值使能。 SS模式的缩减状态 ■ 2’b00：禁止。使用实际时序值。 ■ 2’b01：仅针对SS时序和重复值使能，具体包括：TxEq训练序列的数量减少至8个，LFPS轮询突发时间缩短至100 ns，LFPS热复位接收时间缩短至30 µs。 ■ 2’b10：不发送任何TxEq训练序列。改写bit 4。 ■ 2’b11：针对bit 0和bit 1缩减值使能。 **注：** 该字段仅用于仿真，正常工作状态下应设为00b。	RW	00b

注14-43 该字段的默认值由EEPROM（如果存在）中配置标志0的相应位确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则0b为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为0b。

注14-44 该字段的默认值由EEPROM（如果存在）中配置标志0的相应位确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则1b为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为1b。

注14-45 该字段的默认值由EEPROM（如果存在）中配置标志2的HS超时校准（HS_TOutCal）值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则00h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为00h。

注14-46 该字段的默认值由EEPROM（如果存在）中配置标志2的FS超时校准（FS_TOutCal）值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则00h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为00h。

© 2017 Microchip Technology Inc.

14.1.24 USB配置寄存器2（USB_CFG2）

偏移量： 088h 大小： 32位

BIT	说明	类型	默认值
31:16	**SS断开连接时间（SS_DETACH）** 指示在超高速工作模式下，请求软复位后器件应与USB总线断开连接的时间（以ms为单位）。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-47
15:0	**HS断开连接时间（HS_DETACH）** 指示在高速或全速工作模式下，请求软复位后器件应与USB总线断开连接的时间（以ms为单位）。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-48

注14-47 该字段的默认值由EEPROM（如果存在）中配置标志3的SS断开连接时间（SS_DETACH）值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则0x1E为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为0x1E。

注14-48 该字段的默认值由EEPROM（如果存在）中配置标志3的HS断开连接时间（HS_DETACH）值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则0x0A为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为0x0A。

14.1.25 突发限制寄存器（BURST_CAP）

地址： 090h 大小： 32位

该寄存器用于限制USB批量输入发送器（UTX）发送的数据突发的大小。当发送BURST_CAP寄存器中指定的数量时，UTX将发送一个ZLP。

注： 该寄存器必须通过USB配置寄存器0（USB_CFG0）使能。

BIT	说明	类型	默认值
31:8	保留	RO	-
7:0	**BURST_CAP** 在发送ZLP或短数据包之前UTX可发送的连续数据的最大数量。对于SS模式，该字段以1024个字节为单位；对于HS模式，该字段以512个字节为单位；对于FS模式，该字段以64个字节为单位。 **注：** 指定的连续数据量必须大于或等于MAC_RX寄存器中指定的最大帧大小（MAX_SIZE）。否则，可能导致意外的操作与结果。 **注：** 如果设置小于或等于2048个字节，则器件将禁止BURST_CAP功能。	R/W	00h

14.1.26 批量输入延时寄存器（BULK_IN_DLY）

地址： 094h 大小： 32位

BIT	说明	类型	默认值
31:16	保留	RO	-
15:0	**批量输入延时** 在发送短数据包或ZLP之前，USB批量输入发送器（UTX）会等待该寄存器指定的延时。 该寄存器以16.667 ns为单位，默认间隔为34.133 µs。	R/W	0800h

© 2017 Microchip Technology Inc.

14.1.27 中断端点控制寄存器（INT_EP_CTL）

地址： 098h 大小： 32位

该寄存器确定哪些事件会导致中断端点报告状态。更多详细信息，请参见第5.5节“中断端点”（第32页）。

BIT	说明	类型	默认值
31	**中断端点始终使能（INTEP_ON）** 该位置1时，将始终在中断端点间隔发送中断数据包。 0 = 仅允许在中断源被允许的情况下发生中断时发送中断数据包。 1 = 始终在中断间隔发送中断数据包。	R/W	0b
30:29	保留	RO	-
28	**OTP写完成使能（OTP_WR_DONE_EN）** 0 = 该事件不会导致发出中断数据包。 1 = 该事件会导致发出中断数据包。	R/W	0b
27	保留	RO	-
26	**节能以太网开始TX低功耗使能（EEE_START_TX_LPI_EN）** 0 = 该事件不会导致发出中断数据包。 1 = 该事件会导致发出中断数据包。	R/W	0b
25	**节能以太网停止TX低功耗使能（EEE_STOP_TX_LPI_EN）** 0 = 该事件不会导致发出中断数据包。 1 = 该事件会导致发出中断数据包。	R/W	0b
24	**节能以太网RX低功耗使能（EEE_RX_LPI_EN）** 0 = 该事件不会导致发出中断数据包。 1 = 该事件会导致发出中断数据包。	R/W	0b
23	**MAC复位超时（MACRTO_EN）** 0 = 该事件不会导致发出中断数据包。 1 = 该事件会导致发出中断数据包。	R/W	0b
22	**RX数据FIFO溢出使能（RDFO_EN）** 0 = 该事件不会导致发出中断数据包。 1 = 该事件会导致发出中断数据包。	R/W	0b
21	**发送错误使能（TXE_EN）** 0 = 该事件不会导致发出中断数据包。 1 = 该事件会导致发出中断数据包。	R/W	0b
20	**USB状态中断使能（USB_STS_EN）** 0 = 该事件不会导致发出中断数据包。 1 = 该事件会导致发出中断数据包。	R/W	0b

BIT	说明	类型	默认值
19	**TX禁止中断使能（TX_DIS_EN）** 0 = 该事件不会导致发出中断数据包。 1 = 该事件会导致发出中断数据包。	R/W	0b
18	**RX禁止中断使能（RX_DIS_EN）** 0 = 该事件不会导致发出中断数据包。 1 = 该事件会导致发出中断数据包。	R/W	0b
17	**PHY中断使能（PHY_EN）** 0 = 该事件（**PHY_INT_N**引脚）不会导致发出中断数据包。 1 = 该事件（**PHY_INT_N**引脚）会导致发出中断数据包。	R/W	0b
16	**数据端口中断使能（DP_EN）** 0 = 该事件不会导致发出中断数据包。 1 = 该事件会导致发出中断数据包。	R/W	0b
15	**MAC错误中断使能（MAC_ERR_EN）** 0 = 该事件不会导致发出中断数据包。 1 = 该事件会导致发出中断数据包。	R/W	0b
14	**TX数据FIFO数据不足中断使能（TDFU_EN）** 0 = 该事件不会导致发出中断数据包。 1 = 该事件会导致发出中断数据包。	R/W	0b
13	**TX数据FIFO数据溢出中断使能（TDFO_EN）** 0 = 该事件不会导致发出中断数据包。 1 = 该事件会导致发出中断数据包。	R/W	0b
12	**USB批量输入发送器（UTX）帧待处理使能（UTX_FP_EN）** 0 = 该事件不会导致发出中断数据包。 1 = 该事件会导致发出中断数据包。	R/W	0b
11:0	**GPIOx中断使能（GPIOx_EN）** 0 = 该事件不会导致发出中断数据包。 1 = 该事件会导致发出中断数据包。	R/W	0b

© 2017 Microchip Technology Inc.

14.1.28 PIPE控制寄存器（PIPE_CTL）

地址： 09Ch 大小： 32位

BIT	说明	类型	默认值
31:7	保留	RO	-
6	**TX摆幅（TxSwing）** 请参见PIPE3规范的表5-3。 注： 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-49
5:3	**TX裕量（TxMargin）** 请参见PIPE3规范的表5-3。 注： 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-50
2:1	**TX去加重（TxDeemphasis）** 在USB 3.1 Gen 1合规模式下，推送到PHY的值由LTSSM控制。请参见PIPE3规范的表5-3。 注： 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-51
0	**弹性缓冲区模式（ElasticityBufferMode）** 请参见PIPE3规范的表5-3。 注： SS AFE不支持该位。 注： 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-52

注14-49 该字段的默认值由EEPROM（如果存在）中配置标志1的TX摆幅（TxSwing）位的值确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则0b为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为0b。

注14-50 该字段的默认值由EEPROM（如果存在）中配置标志1的TX裕量（TxMargin）位的值确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则0b为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为0b。

注14-51 该字段的默认值由EEPROM（如果存在）中配置标志1的TX去加重（TxDeemphasis）位的值确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则0b为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为0b。

注14-52 该字段的默认值由EEPROM（如果存在）中配置标志1的弹性缓冲区模式（ElasticityBufferMode）位的值确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则0b为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为0b。

© 2017 Microchip Technology Inc.

14.1.29 U1退出延时寄存器（U1_LATENCY）

地址： 0A0h 大小： 32位

BIT	说明	类型	默认值
31:24	保留	RO	-
23:16	**U1器件至主机退出延时（U1PEL）** U1器件至主机退出延时的时长（以微秒为单位）。该字段由主机使用Set SEL进行编程。	RO/ NALR	00h
15:8	保留	RO	-
7:0	**U1系统退出延时（U1SEL）** U1系统退出延时的时长（以微秒为单位）。该字段由主机使用Set SEL进行编程。	RO/ NALR	00h

14.1.30 U2退出延时寄存器（U2_LATENCY）

地址： 0A4h 大小： 32位

BIT	说明	类型	默认值
31:16	**U2器件至主机退出延时（U2PEL）** U2器件至主机退出延时的时长（以微秒为单位）。该字段由主机使用Set SEL进行编程。	RO/ NALR	00h
15:0	**U2系统退出延时（U2SEL）** U2系统退出延时的时长（以微秒为单位）。该字段由主机使用Set SEL进行编程。	RO/ NALR	00h

© 2017 Microchip Technology Inc.

14.1.31 USB状态寄存器（USB_STATUS）

地址： 0A8h 大小： 32位

该CSR的bit[15:0]用于生成中断EP的USB_STS_INT位。它们指示相应位的状态变化。适用时，位的当前状态在bit[31:16]中的镜像位存储单元中列出。

BIT	说明	类型	默认值
31:21	保留	RO	-
20	**远程唤醒（REMOTE_WK）** 指示器件远程唤醒的当前状态。	RO/ NALR	0b
19	**功能远程唤醒（FUNC_REMOTE_WK）** 指示功能远程唤醒的当前状态。	RO/ NALR	0b
18	**LTM使能（LTM_ENABLE）** 指示LTM_ENABLE的当前状态。	RO/ NALR	0b
17	**U2使能（U2_ENABLE）** 指示U2_ENABLE的当前状态。	RO/ NALR	0b
16	**U1使能（U1_ENABLE）** 指示U1_ENABLE的当前状态。	RO/ NALR	0b
15:6	保留	RO	-
5	**SET选择（SET_SEL）** 指示主机是否发出了一个SET_SEL命令。 因此，会更新以下CSR。 • U1退出延时寄存器（U1_LATENCY） • U2退出延时寄存器（U2_LATENCY）	R/WC	0b
4	**远程唤醒状态更改（REMOTE_WK_STS）** 指示主机将器件远程唤醒位进行了置1还是清零。	R/WC	0b
3	**功能远程唤醒状态更改（FUNC_REMOTE_WK_STS）** 指示主机将功能远程唤醒位进行了置1还是清零。	R/WC	0b
2	**LTM使能状态更改（LTM_ENABLE_STS）** 指示主机将LTM使能位进行了置1还是清零。	R/WC	0b
1	**U2使能状态更改（U2_ENABLE_STS）** 指示主机将U2使能位进行了置1还是清零。	R/WC	0b
0	**U1使能状态更改（U1_ENABLE_STS）** 指示主机将U1使能位进行了置1还是清零。	R/WC	0b

14.1.32 接收过滤引擎控制寄存器（RFE_CTL）

偏移量： 0B0h 大小： 32位

该寄存器配置接收过滤引擎（RFE）。

如果使能IGMP校验和验证、使能ICMP校验和验证或使能TCP/UDP校验和验证位均未置1，则RFE为L3原始校验和字段插入0000h。

BIT	说明	类型	默认值
31:16	保留	RO	-
15	**始终传送唤醒帧（PASS_WKP）** 置1时，RFE决不会将接收到的使器件从SUSPEND3唤醒的唤醒帧丢弃，并且存储唤醒帧（STORE_WAKE）置1。	R/W	0b
14	**使能IGMP校验和验证** 置1时，RFE将检查IGMP校验和。 此外，RFE还将计算L3原始校验和，并将其插入RX状态字1。 **注：** 如果帧不是IGMP，则仍然计算原始校验和。	R/W	0b
13	**使能ICMP校验和验证** 置1时，RFE将检查ICMP校验和。 此外，RFE还将计算L3原始校验和，并将其插入RX状态字1。 **注：** 如果帧不是ICMP，则仍然计算原始校验和。	R/W	0b
12	**使能TCP/UDP校验和验证** 置1时，RFE将检查TCP或UDP校验和。 此外，RFE还将计算L3原始校验和，并将其插入RX状态字1。 **注：** 如果帧不是TCP或UDP，则仍然计算原始校验和。	R/W	0b
11	**使能IP校验和验证** 置1时，RFE将检查IP校验和。 如果帧不是IPv4或IPv6，该位不起作用。	R/W	0b
10	**接受广播帧（AB）** 置1时，接受所有广播帧。否则，丢弃广播帧。	R/W	0b
9	**接受多播帧（AM）** 置1时，接受所有多播帧。否则，多播帧必须通过理想过滤或哈希过滤。 **注：** 该位不适用于广播帧。	R/W	0b
8	**接受单播帧（AU）** 置1时，接受所有单播帧。	R/W	0b
7	**使能VLAN标记移除** 该位置1时，将使能对已接收帧的VLAN ID移除。	R/W	0b
6	**未标记帧过滤（UF）** 置1时，丢弃所有未标记的接收帧。	R/W	0b
5	**使能VLAN过滤（VF）** 该位置1时，将使能对已接收帧的VLAN ID过滤。	R/W	0b

© 2017 Microchip Technology Inc.

BIT	说明	类型	默认值
4	**使能源地址理想过滤（SPF）** 该位置1时，将使能对已接收帧的以太网源地址的理想过滤。 **注：** 如果使能目标地址过滤（理想或哈希），则帧必须通过源地址过滤和目标地址过滤才不会被丢弃。	R/W	0b
3	**使能多播地址哈希过滤（MHF）** 置1时，将对多播目标地址进行哈希过滤。 **注：** 从不对广播地址进行哈希过滤。	R/W	0b
2	**使能目标地址哈希过滤（DHF）** 置1时，将对单播目标地址进行哈希过滤。	R/W	0b
1	**使能目标地址理想过滤（DPF）** 该位置1时，将使能对已接收帧的以太网目标地址的理想过滤。	R/W	0b
0	**复位接收过滤引擎** 该位置1时，将复位RFE。	SC	0b

14.1.33 VLAN类型寄存器（VLAN_TYPE）

偏移量： 0B4h 大小： 32位

该寄存器可扩展以太网类型，用以指示RFE中存在8100h以外的VLAN标记。在FCT中，该值用于VLAN标记插入使能时的以太网类型。

该寄存器旨在支持专用VLAN类型。如果仅需支持标准VLAN类型8100h，则该寄存器应保持其默认值8100h。

BIT	说明	类型	默认值
31:16	**保留**	RO	-
15:0	**VLAN以太网类型**	R/W	8100h

14.1.34 FIFO控制器RX FIFO控制寄存器（FCT_RX_CTL）

偏移量： 0C0h 大小： 32位

BIT	说明	类型	默认值
31	**FCT RX使能** 置1时，FIFO能够接受来自RFE的通信。如果该位被置为无效，则所有从RFE接收的帧都将被中止，并且不会写入FIFO。将该位置为有效后，FIFO将接受下一个接收到的完整帧。 FIFO使能后，FIFO在接收到第一个完整帧后开始接收数据。如果在接收帧时FIFO被禁止，则FIFO将在禁止FIFO之前允许接收当前帧。在FIFO成功禁止后，FCT RX禁止位置为有效。 **注：** 该位不会使丢弃帧计数器递增计数。	R/W	0b
30	**FCT RX复位** 置1时，FCT RX复位。同时，还将清除存储在UTX接口管道中的所有来自FIFO的残留数据。 在发出复位命令之前，必须禁止FIFO。	SC	f
29:26	保留	RO	-
25	**存储不良帧** 置1时，RX FCT将存储由以太网MAC检测到的错误帧。 MAC将满足以下条件的帧视为不良帧：RX错误、FCS错误、帧过短、对齐错误、Jabber错误、帧过小错误和帧过大错误。	R/W	0b
24	**FCT RX溢出**	R/WC	0b
23	**RX帧丢弃** 相关说明，请参见RX丢弃帧。	R/WC	0b
22:21	保留	RO	-
20	**FCT RX禁止** 该位指示已通过清零FCT RX使能位成功禁止FIFO。该位在硬件禁止过程（由FCT RX使能位从1跳变为0（使能到禁止）来调用）完成时置1。	R/WC	0b
19:16	保留	RO	-
15:0	**RX数据FIFO使用空间（RXUSED）** 读取FIFO使用的空间大小（字节）。对于每个帧，该字段按向上舍入到最接近的DWORD的帧长度递增（如果有效负载不在DWORD边界上结束）。此外，还将添加与帧相关联的任何命令字或校验和。	RO	0000h

© 2017 Microchip Technology Inc.

14.1.35 FIFO控制器TX FIFO控制寄存器（FCT_TX_CTL）

偏移量： 0C4h 大小： 32位

BIT	说明	类型	默认值
31	**FCT TX使能** 置1时，FIFO能够向MAC发送帧。 如果FIFO在发送帧时被禁止，则允许完成帧传输。在完成最后一帧后，FCT TX禁止位置为有效。 在半双工模式下，可能发生例外情况，即FIFO可能丢弃正在发送中的帧。当FIFO被禁止后，如果MAC再次尝试发送正在发送中的帧，就会发生这种例外情形。FIFO不允许任何进一步的重试操作。	R/W	0b
30	**FCT TX复位** 该位置1时，将复位FCT TX。同时，还将清除存储在URX接口管道中的所有来自FIFO的残留数据。 在发出复位命令之前，必须禁止FIFO。	SC	0b
29:21	保留	RO	-
20	**FCT TX禁止** 该位指示已通过清零FCT TX使能位成功禁止FIFO。该位在硬件禁止过程（由FCT TX使能位从1跳变为0（使能到禁止）来调用）完成时置1。	R/WC	0b
19:16	保留	RO	-
15:0	**TX数据FIFO使用空间（TXUSED）** 读取FIFO使用的空间大小（字节）。对于每个帧，该字段按向上舍入到最接近的DWORD的帧长度递增（如果有效负载不在DWORD边界上结束）。此外，还将添加与帧相关联的任何命令字或校验和。	RO	0000h

14.1.36 FCT RX FIFO结束寄存器（FCT_RX_FIFO_END）

偏移量： 0C8h 大小： 32位

该寄存器以DWORD为单位指定RX FIFO的结束地址。该寄存器的内容乘以128再加上127即为FIFO的结束地址。

注： 该寄存器的内容不能在运行时修改。在更改FIFO大小之前，必须暂停RX数据路径。修改FIFO大小后，必须刷新FIFO。

BIT	说明	类型	默认值
31:7	保留	RO	-
6:0	**FCT_RX_FIFO_END**	R/W	17h

注： 最大RX FIFO大小为12 KB（默认值）。

14.1.37 FCT TX FIFO结束寄存器（FCT_TX_FIFO_END）

偏移量： 0CCh 大小： 32位

该寄存器以DWORD为单位指定TX FIFO的结束地址。该寄存器的内容乘以128再加上127即为FIFO的结束地址。

注： 该寄存器的内容不能在运行时修改。在更改FIFO大小之前，必须暂停TX数据路径。修改FIFO大小后，必须刷新FIFO。

BIT	说明	类型	默认值
31:6	保留	RO	-
5:0	**FCT_TX_FIFO_END**	R/W	17h

注： 最大TX FIFO大小为12 KB（默认值）。

14.1.38 FCT流控制阈值寄存器（FCT_FLOW）

偏移量： 0D0h 大小： 32位

该寄存器指定用于控制暂停帧生成的阈值。阈值的单位为512字节，并且对应于RX FIFO中的高水印和低水印。

注： 该寄存器中的值必须在TX流控制使能（TX_FCEN）位置1之前进行编程。更多详细信息，请参见第14.1.50节“流控制寄存器（FLOW）”（第193页）。

BIT	说明	类型	默认值
31:15	保留	RO	-
14:8	**流控制关闭阈值** 用于关闭流控制的阈值。如果RX数据FIFO使用空间（RXUSED）/512小于或等于该值，则关闭流控制。	R/W	0000000b
7	保留	RO	-
6:0	**流控制开启阈值** 用于开启流控制的阈值。如果RX数据FIFO使用空间（RXUSED）/512大于或等于该值，则开启流控制。	R/W	0000000b

© 2017 Microchip Technology Inc.

14.1.39 RX数据路径存储（RX_DP_STOR）

偏移量： 0D4h 大小： 32位

BIT	说明	类型	默认值
31:16	**总RX数据路径使用空间（TOT_RXUSED）** 读取UTX FIFO和FCT RX FIFO使用的空间大小（字节）。	RO	0000h
15:0	**UTX FIFO使用空间（UTX_RXUSED）** 读取UTX FIFO使用的空间大小（字节）。	RO	0000h

14.1.40 TX数据路径存储（TX_DP_STOR）

偏移量： 0D8h 大小： 32位

BIT	说明	类型	默认值
31:16	**总TX数据路径使用空间（TOT_TXUSED）** 读取URX FIFO和FCT TX FIFO使用的空间大小（字节）。	RO	0000h
15:0	**URX FIFO使用空间（URX_TXUSED）** 读取URX FIFO使用的空间大小（字节）。	RO	0000h

14.1.41 LTM BELT空闲寄存器0（LTM_BELT_IDLE0）

偏移量： 0E0h 大小： 32位

BIT	说明	类型	默认值
31:28	保留	RO	-
27:16	**BELT_IDLE1000** 该字段指定当器件在LTM-IDLE状态下工作并且以太网链路为1 Gbps时要使用的BELT值。	R/W	注14-53
15:12	保留	RO	-
11:0	**BELT_IDLE100** 该字段指定当器件在LTM-IDLE状态下工作并且以太网链路为100 Mbps时要使用的BELT值。	R/W	注14-53

注14-53 该字段的默认值由存储在EEPROM中的LTM BELT和无活动定时器数据确定，请参见表9-2“EEPROM格式”（第107页）。如果不存在EEPROM或者未配置该信息，则默认值取决于OTP编程值。如果未对OTP

进行编程，则0h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为0h。

14.1.42 LTM BELT空闲寄存器1（LTM_BELT_IDLE1）

偏移量： 0E4h 大小： 32位

BIT	说明	类型	默认值
31:12	保留	RO	-
11:0	**BELT_IDLE10** 该字段指定当器件在LTM-IDLE状态下工作并且以太网链路为10 Mbps时要使用的BELT值。	R/W	注14-53

14.1.43 LTM BELT活动寄存器0（LTM_BELT_ACT0）

偏移量： 0E8h 大小： 32位

BIT	说明	类型	默认值
31:28	保留	RO	-
27:16	**BELT_ACT1000** 该字段指定当器件在LTM-ACTIVE状态下工作并且以太网链路为1 Gbps时要使用的BELT值。	R/W	注14-53
15:12	保留	RO	-
11:0	**BELT_ACT100** 该字段指定当器件在LTM-ACTIVE状态下工作并且以太网链路为100 Mbps时要使用的BELT值。	R/W	注14-53

14.1.44 LTM BELT活动寄存器1（LTM_BELT_ACT1）

偏移量： 0ECh 大小： 32位

BIT	说明	类型	默认值
31:12	保留	RO	-
11:0	**BELT_ACT10** 该字段指定当器件在LTM-ACTIVE状态下工作并且以太网链路为10 Mbps时要使用的BELT值。	R/W	注14-53

© 2017 Microchip Technology Inc.

14.1.45 LTM无活动定时器寄存器（LTM_INACTIVE0）

偏移量： 0F0 大小： 32位

BIT	说明	类型	默认值
31:16	**LTM_INACTIVITY_TIMER1000** 该值指定在使能LTM且UTX FIFO、URX FIFO、FCT RX FIFO和FCT TX FIFO均为空时载入LTM无活动定时器的值。此外，批量输出EP上没有任何数据包在等待处理。 LTM无活动定时器从该值向下计数，一旦达到零，器件便进入LTM-IDLE状态。 定时器以100 µs为单位。 **注：** 当链路处于千兆位以太网模式时，使用该定时器。	R/W	注14-53
15:0	**LTM_INACTIVITY_TIMER100** 该值指定在使能LTM且UTX FIFO、URX FIFO、FCT RX FIFO和FCT TX FIFO均为空时载入LTM无活动定时器的值。此外，批量输出EP上没有任何数据包在等待处理。 LTM无活动定时器从该值向下计数，一旦达到零，器件便进入LTM-IDLE状态。 定时器以100 µs为单位。 **注：** 当链路处于100 Mbps以太网模式时，使用该定时器。	R/W	注14-53

14.1.46 LTM无活动定时器寄存器（LTM_INACTIVE1）

偏移量： 0F4 大小： 32位

BIT	说明	类型	默认值
31:28	保留	RO	-
15:0	**LTM_INACTIVITY_TIMER10** 该值指定在使能LTM且UTX FIFO、URX FIFO、FCT RX FIFO和FCT TX FIFO均为空时载入LTM无活动定时器的值。此外，批量输出EP上没有任何数据包在等待处理。 LTM无活动定时器从该值向下计数，一旦达到零，器件便进入LTM-IDLE状态。 定时器以100 µs为单位。 **注：** 当链路处于10 Mbps以太网模式时，使用该定时器。	R/W	注14-53

14.1.47 MAC控制寄存器（MAC_CR）

偏移量： 100h 大小： 32位

该寄存器用于建立RX和TX工作模式。

BIT	说明	类型	默认值
31:19	保留	RO	-
18	**节能以太网TX时钟停止使能（EEE_TX_CLK_STOP_EN）** 置1时，MAC将在TX LPI期间暂停输出至PHY的GMII GTX_CLK。100 Mbps模式下不使用该位。 仅当PHY MMD寄存器中的时钟停止功能位指示PHY支持停止的TX时钟时，该位才应置1。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-54
17	**节能以太网使能（EEEEN）** 置1时，使能MAC的节能以太网操作。清零时，禁止节能以太网操作。注14-55 即使发送器使能（TXEN）清零，MAC也将产生LPI请求；即使接收器使能（RXEN）清零，MAC也会解码LPI指示。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-54
16	**节能以太网TX LPI自动移除使能（EEE_TX_LPI_AUTO_REMOVAL_EN）** 置1时，使能在预计发生周期性传输事件时自动将LPI置为无效。等待时间在EEE TX LPI自动移除延时寄存器（EEE_TX_LPI_AUTO_REMOVAL_DELAY）中指定。该等待间隔从MAC启动LPI信号传输的时间点开始计时。 主机软件应仅在节能以太网使能（EEEEN）清零时更改该字段。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-54
15:14	保留	RO	-
13	**自动双工极性（ADP）** 该位指示FDUPLEX PHY LED的极性。 0：DUPLEX置为低电平时指示PHY处于全双工模式。 1：DUPLEX置为高电平时指示PHY处于全双工模式。 **注：** 当使能MAC接收器或发送器（即将接收器使能（RXEN）或发送器使能（TXEN）位置1）时，不应修改该位。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	1b
12	**自动双工检测（ADD）** 置1时，MAC忽略双工模式（DPX）位的设置并自动确定双工工作模式。MAC使用PHY LED/信号（**DUPLEX**引脚）完成模式检测，并报告通过双工模式（DPX）位最终确定的状态。复位时，双工模式（DPX）位的设置确定双工工作模式。 **注：** 当使能MAC接收器或发送器（即将接收器使能（RXEN）或发送器使能（TXEN）位置1）时，不应修改该位。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-56

© 2017 Microchip Technology Inc.

BIT	说明	类型	默认值
11	**自动速度检测（ASD）** 置1时，MAC忽略MAC配置（CFG）字段的设置并自动确定工作速度。MAC对RXC输入进行采样以实现速度检测，并报告通过MAC配置（CFG）字段最终确定的速度。复位时，MAC配置（CFG）字段的设置确定工作速度。 **注：** 当使能MAC接收器或发送器（即将接收器使能（RXEN）或发送器使能（TXEN）位置1）时，不应修改该位。 **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-57
10	**内部环回工作模式（INT_LOOP）** 在TX数据路径和RX数据路径接口之间环回数据。该位仅适用于全双工模式。 在内部环回模式下，TX帧由内部GMII接口接收并发送回MAC，而不发送到PHY。 0：正常模式 1：使能内部环回模式 **注：** 当使能MAC接收器或发送器（即将接收器使能（RXEN）或发送器使能（TXEN）位置1）时，不应修改该位。	R/W	0b
9:8	**保留**	RO	-
7:6	**后退限制（BOLMT）** BOLMT位允许用户在放松或积极模式下设置其后退限制。根据IEEE 802.3，MAC在检测到冲突后必须等待随机数[r]个时隙，其中： *（公式1）* $0 < r < 2^K$ 指数K取决于当前待发送帧的已重试次数，计算公式如下： *（公式2）K = min (n, 10)，其中n为当前重试次数。* 如果已重试三次发送帧，则K = 3，最大r = 8个时隙。如果已重试12次发送帧，则K = 10，最大r = 1024个时隙。 LFSR（线性反馈移位寄存器）计数器用于仿真随机数发生器，从而获取r。检测到冲突后，使用当前帧的当前重试次数来获取K（公式2）。该K值转换为LFSR计数器使用的位数。如果K值为3，MAC将取LFSR计数器的前三位值，并使用该值进行计数，在每个时隙递减计数直到为零。这样可以有效使MAC等待8个时隙。为了给予用户更多的灵活性，BOLMT值会强制LFSR计数器使用的位数为预定值，如下表所示。 因此，如果K = 10，MAC将查看BOLMT。如果BOLMT为00，则使用LFSR计数器的低10位进行等待倒计时。如果BOLMT为10，则它将仅使用前四位的值进行等待倒计时，以此类推。 时隙 = 512个位时间。（见IEEE 802.3规范第4.2.3.2.5节和第4.4.2.1节）。 **注：** 当使能MAC接收器或发送器（即将接收器使能（RXEN）或发送器使能（TXEN）位置1）时，不应修改该位。	R/W	00b
5:4	**保留**	RO	-

BIT	说明	类型	默认值
3	**双工模式（DPX）** 当自动双工检测（ADD）位复位时，该位决定MAC的双工工作模式。当自动双工检测（ADD）位置1时，该位只读，并报告最终确定的双工工作模式。 置1时，MAC工作在全双工模式下，可以同时进行发送和接收。 0：MAC处于半双工模式 1：MAC处于全双工模式 **注：** 当使能MAC接收器或发送器（即将接收器使能（RXEN）或发送器使能（TXEN）位置1）时，不应修改该位。 **注：** 如果检测到的或手动设置的速度为1000 Mbps，则无论该位的设置如何，都将禁止半双工模式。 **注：** 该字段受复位保护（RST_PROTECT）保护。	注14-58	注14-54
2:1	**MAC配置（CFG）** 当自动速度检测（ASD）位复位时，该字段决定MAC的工作速度。当自动速度检测（ASD）位置1时，该字段只读，并报告最终确定的工作速度。 0：MII模式——10 Mbps 1：MII模式——100 Mbps 2和3：RGMII模式——1000 Mbps **注：** 当使能MAC接收器或发送器（即将接收器使能（RXEN）或发送器使能（TXEN）位置1）时，不应修改该位。 **注：** 该字段受复位保护（RST_PROTECT）保护。	注14-59	注14-54
0	**MAC复位（MRST）** 0：使能MAC 1：复位MAC	SC	0b

注14-54 该字段的默认值由EEPROM（如果存在）中配置标志2的相应字段的值确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则0h为默认值。USB复位或软精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为0h。

注14-55 如果手动更改该位，则必须更新以太网PHY中的EEE配置并重新运行自动协商。

注14-56 该字段的默认值由EEPROM（如果存在）中配置标志0的自动双工检测（CFG0_ADD）位的值确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则1b为默认值。USB复位或软精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为1b。

注14-57 该字段的默认值由EEPROM（如果存在）中配置标志0的自动速度检测（CFG0_ASD）位的值确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则0b为默认值。USB复位或软精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为0b。

注14-58 当自动双工检测（ADD）复位时，该位为R/W，并确定双工工作模式。当自动双工检测（ADD）置1时，该字段为RO，并报告由MAC最终确定的双工工作模式。

© 2017 Microchip Technology Inc.

注 14-59 当自动速度检测（ASD）复位时，该字段为 R/W，并确定工作速度。当自动速度检测（ASD）置 1 时，该字段为RO，并报告由MAC最终确定的工作速度。

14.1.48 MAC接收寄存器（MAC_RX）

偏移量： 104h 大小： 32位

BIT	说明	类型	默认值
31:30	保留	RO	-
29:16	**最大帧大小（MAX_SIZE）** 定义接收帧的最大大小。超过该大小的帧将被中止。 **注：** 如果帧的长度大于11,264个字节，则看门狗定时器会截断并中止该帧。 **注：** 当使能 MAC 的接收器（MAC 接收寄存器（MAC_RX）中的接收器使能（RXEN）位置1）时，不应修改该字段。	R/W	1518
15:6	保留	RO	-
5	**看门狗截断长度（WTL）** 0：MAC在MAC_RX.MAX_SIZE+1处截断Rx帧。传送给FCT的截断接收帧的RxCmdA使LONG位置1，长度为MAC_RX.MAX_SIZE+1，并且FCS可能置1。 1：MAC在11265处截断Rx帧。传送给FCT的截断接收帧的RxCmdA使LONG位置1，长度为11265，FCS很可能置1，并且RWT位也置1。 **注：** 当使能 MAC 接收器（MAC 接收寄存器（MAC_RX）中的接收器使能（RXEN）置1）时，不应修改该位。	R/W	1b
4	**FCS移除** 置1时，MAC将移除所有接收帧中的FC（最后4个字节）。 **注：** 当使能 MAC 接收器（MAC 接收寄存器（MAC_RX）中的接收器使能（RXEN）置1）时，不应修改该位。	R/W	0b
3	保留	RO	-
2	**VLAN帧大小强制（FSE）** 0：中止所有大于最大帧大小的帧。 1：中止所有大于最大帧大小的非VLAN帧。中止所有大于最大帧大小 + 4且带有单个VLAN标记的帧。中止所有大于最大帧大小 + 8且带有两个VLAN标记的帧。 **注：** 当使能 MAC 接收器（MAC 接收寄存器（MAC_RX）中的接收器使能（RXEN）置1）时，不应修改该位。	R/W	0b
1	**接收器禁止（RXD）** 该位指示已通过清零接收器使能（RXEN）成功禁止MAC的接收器。该位在硬件禁止过程（由接收器使能（RXEN）位从1跳变为0（使能到禁止）来调用）完成时置1。	R/WC	0b

BIT	说明	类型	默认值
0	**接收器使能（RXEN）** 置1时，MAC的接收器使能并将从PHY接收帧。复位时，MAC的接收器禁止，不会从PHY接收任何帧。 如果在接收帧时该位置为无效，则允许完成帧接收。完成后，MAC的接收器被禁止，接收器禁止（RXD）位置为有效。	R/W	0b

14.1.49 MAC发送寄存器（MAC_TX）

偏移量： 108h 大小： 32位

BIT	说明	类型	默认值
31:3	**保留**	RO	-
2	**不良FCS（BFCS）** 置1时，MAC发送器将在所有发送帧上附加一个不良FCS。该功能对诊断用途很有用。 该功能只能与TX命令A的插入FCS和填充搭配使用。	R/W	0b
1	**发送器禁止（TXD）** 该位指示已通过清零发送器使能（TXEN）成功禁止MAC的发送器。该位在硬件禁止过程（由发送器使能（TXEN）位从1跳变为0（使能到禁止）来调用）完成时置1。	R/WC	0b
0	**发送器使能（TXEN）** 置1时，MAC的发送器使能并将帧从缓冲区发送到电缆上。复位时，MAC的发送器禁止，不会发送任何帧。 如果在发送帧时该位清零，则允许完成帧发送。完成后，MAC发送器被禁止，发送器禁止（TXD）位置为有效。	R/W	0b

© 2017 Microchip Technology Inc.

14.1.50 流控制寄存器（FLOW）

偏移量： 10Ch 大小： 32位

该寄存器用于控制MAC对RX和TX流控制帧的处理。

RX流控制帧由MAC接收。使能RX流控制时，MAC将暂停发送数据路径的传输，暂停时长在流控制帧中指定。

TX流控制帧可以使用RX FIFO阈值手动或自动产生。通过将FORCE_FC位置1，可以使用暂停时间（FCPT）指定的值手动发送流控制帧。帧发送后，FORCE_FC位清零。

只要TX_FCEN置1，就会基于FCT流控制阈值寄存器（FCT_FLOW）中设置的阈值自动生成发送流控制帧。只要超过高水印（RX数据FIFO使用空间（RXUSED）/512大于或等于流控制开启阈值），MAC就会发送含暂停值（由暂停时间（FCPT）字段指定）的流控制帧。随后超过低水印（RX数据FIFO使用空间（RXUSED）/512小于或等于流控制关闭阈值）时，MAC会发送含零暂停值的流控制帧。

流控制仅在MAC设置为全双工模式时适用。

BIT	说明	类型	默认值
31	**强制发送TX流控制帧（FORCE_FC）** 该位强制发送TX流控制帧。写入1可启动帧发送。暂停时间值随帧一起生成。帧发送后，MAC将该位清零。	SC	0b
30	**TX流控制使能（TX_FCEN）** 置1时，使能基于RX FIFO中高水印和低水印的发送MAC流控制功能，如本节所述。 **注：** FCT流控制阈值寄存器（FCT_FLOW）中的阈值必须在该位置1之前进行编程。	R/W	0b
29	**RX流控制使能（RX_FCEN）** 置1时，使能接收MAC流控制功能。MAC对所有传入帧进行解码以获取控制帧；如果它接收到一个有效控制帧（PAUSE命令），则将在指定时间（解码的暂停时间x时隙）内禁止发送器。未置1时，禁止MAC流控制功能；MAC不对帧进行解码以获取控制帧。	R/W	0b
28	**转发暂停帧（FPF）** 使能将接收到的暂停帧传送到RX数据路径接口。 0 = 不传送已接收的暂停帧。 1 = 将接收到的暂停帧传送到RX数据路径接口。 **注：** 流控制在MAC设置为全双工模式时适用。	R/W	0b
27:16	**保留**	RO	-
15:0	**暂停时间（FCPT）** 该字段指示要在控制帧的PAUSE TIME字段中使用的值。	R/W	0000h

14.1.51 随机数种子值寄存器（RAND_SEED）

偏移量： 110h 大小： 32位

BIT	说明	类型	默认值
31:16	保留	RO	-
15:0	**随机数种子（RAND_SEED）** MAC随机数发生器种子值。该寄存器的内容是用于仿真MAC TX后退定时器逻辑中随机数发生器的LFSR（线性反馈移位寄存器）计数器的种子值。	R/W	9876h

14.1.52 错误状态寄存器（ERR_STS）

偏移量： 114h 大小： 32位

BIT	说明	类型	默认值
31:10	保留	RO	-
9	**RX错误（RXERR）** 指示在接收帧期间已检测到接收错误（PHY RX错误信号置为有效）。	R/WAC	0b
8	**FCS错误（FERR）** 接收到一个FCS错误帧。	R/WAC	0b
7	**大帧错误（LFERR）** 接收到一个大于最大允许帧大小的帧。	R/WAC	0b
6	**过短/短帧错误（RFERR）** 接收到一个过短帧或短帧。	R/WAC	0b
5	**接收看门狗定时器计时到期（RWTERR）** 该位置1时，指示接收到的帧长于11,264字节且已被MAC截断。	R/WAC	0b
4	**过多冲突错误（ECERR）** 接收帧因发生16次冲突而被中止。	R/WAC	0b
3	**对齐错误（ALERR）** 在接收帧上检测到对齐错误。	R/WAC	0b
2	**数据不足错误（URERR）** MAC的发送数据路径数据不足。	R/WAC	0b
1:0	保留	RO	-

© 2017 Microchip Technology Inc.

14.1.53 MAC接收地址高位寄存器（RX_ADDRH）

地址： 118h 大小： 32位

该寄存器包含MAC的物理地址的高16位，其中RX_ADDRH[15:8]是接收帧的第6个八位字节。

该寄存器用于指定用于理想DA、魔术包和唤醒帧的地址，用于接收暂停帧的单播目标地址，以及用于发送暂停帧的源地址。该寄存器不用于数据包过滤。

注： 该寄存器受复位保护（RST_PROTECT）保护。

BIT	说明	类型	默认值
31:16	保留	RO	-
15-0	**物理地址[47:32]** 该字段包含器件物理地址的高16位bit[47:32]。	R/W	FFFFh 注14-60

注14-60 该字段的默认值由EEPROM（如果存在）中MAC地址字段的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则FFFF_FFFFh为默认值。USB复位将使该字段恢复为最后一次从EEPROM或OTP加载的值，否则该寄存器中的当前值将保持不变。

14.1.54 MAC接收地址低位寄存器（RX_ADDRL）

地址： 11Ch 大小： 32位

该寄存器包含MAC的物理地址的低32位，其中RX_ADDRL[7:0]是以太网帧的第一个八位字节。

该寄存器用于指定用于理想DA、魔术包和唤醒帧的地址，用于接收暂停帧的单播目标地址，以及用于发送暂停帧的源地址。该寄存器不用于数据包过滤。

该寄存器受复位保护（RST_PROTECT）保护。

BIT	说明	类型	默认值
31:0	**物理地址[31:0]** 该字段包含器件物理地址的低32位bit[31:0]。	R/W	FFFF_FFFFh 注14-61

注14-61 该字段的默认值由EEPROM（如果存在）中MAC地址字段的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则FFFF_FFFFh为默认值。USB复位将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为FFFF_FFFFh。

表14-4给出了RX_ADDRL和RX_ADDRH寄存器的字节顺序与以太网物理地址接收的对应关系。

表14-4： RX_ADDRL和RX_ADDRH字节顺序

RX_ADDRL和RX_ADDRH	以太网接收顺序
RX_ADDRL[7:0]	第1个字节
RX_ADDRL[15:8]	第2个字节
RX_ADDRL[23:16]	第3个字节
RX_ADDRL[31:24]	第4个字节
RX_ADDRH[7:0]	第5个字节
RX_ADDRH[15:8]	第6个字节

14.1.55 MII访问寄存器（MII_ACCESS）

地址： 120h 大小： 32位

该寄存器用于控制外部PHY的管理周期。

BIT	说明	类型	默认值
31:16	保留	RO	-
15:11	**PHY地址** 此字段的值应设置为与伙伴PHY的地址相匹配。	R/W	00001b
10:6	**MII寄存器索引（MIIRINDA）** 这些位选择外部PHY中所需的MII寄存器。	R/W	00000b
5:2	保留	RO	-
1	**MII写（MIIWnR）** 该位置1时，通知外部PHY将要使用MII数据寄存器进行写操作。该位未置1时，则将进行读操作，打包MII数据寄存器中的数据。	R/W	0b
0	**MII忙（MIIBZY）** 必须轮询该位以确定MII寄存器访问何时完成。在写入该寄存器或MII数据寄存器之前，该位必须读为逻辑0。LAN驱动程序软件必须将该位置1，以便主机读取或写入任何MII PHY寄存器。 在MII寄存器访问期间，该位将置1，以指示正在进行读访问或写访问。在PHY写操作期间，MII数据寄存器必须保持有效，直到MAC将该位清零。在PHY读操作期间，MII数据寄存器保持无效，直到MAC将该位清零。	SC	0b

© 2017 Microchip Technology Inc.

14.1.56 MII数据寄存器（MII_DATA）

地址： 124h 大小： 32位

该寄存器包含要写入MII访问寄存器中指定的外部PHY寄存器的数据，或者要从在MII访问寄存器中指定索引的外部PHY寄存器读取的数据。更多详细信息，请参见第14.1.55节“MII访问寄存器（MII_ACCESS）”（第196页）。

注： 写入该寄存器时，必须将MII_ACCESS寄存器中的MIIBZY位清零。

BIT	说明		
31:16	保留	RO	-
15:0	**MII数据** 该字段包含外部PHY读操作读取的16位值，或MII写操作之前要写入外部PHY的16位数据值。	R/W	0000h

14.1.57 MAC RGMII内部延时寄存器（MAC_RGMII_ID）

地址： 128h 大小： 32位

该CSR用于使能RGMII ID（内部延时）模式。该CSR用于控制MAC侧延时。

BIT	说明	类型	默认值
31:2	保留	RO	-
1	**RGMII TXC延时使能** 配置RGMII TXC延时模式： 0 = 禁止RGMII TXC延时模式 1 = 使能RGMII TXC延时模式 **注：** 该寄存器受复位保护（RST_PROTECT）保护。	R/W	注14-62
0	**RGMII RXC延时使能** 配置RGMII RXC延时模式： 0 = 禁止RGMII RXC延时模式 1 = 使能RGMII RXC延时模式 **注：** 该寄存器受复位保护（RST_PROTECT）保护。	R/W	注14-62

注14-62 该字段的默认值由EEPROM（如果存在）中配置标志1的相应字段的值确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则0h为默认值。USB复位或软精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为0h。

14.1.58 EEE TX LPI请求延时计数寄存器（EEE_TX_LPI_REQUEST_DELAY_CNT）

偏移量： 130h 大小： 32位

包含与MAC在TX FIFO为空之后，在调用LPI协议之前必须等待的时间量（以μs为单位）相对应的计数。

每当TX FIFO为空时，器件就会检查MAC控制寄存器（MAC_CR）的节能以太网使能（EEEEN）位以确定节能以太网工作模式是否生效。如果该位清零，则不执行任何操作。否则，器件将等待在该寄存器中指定的时间量。等待周期到期后，将启动LPI协议，并且中断状态寄存器（INT_STS）的节能以太网开始TX低功耗中断（EEE_START_TX_LPI_INT）位置1。

注： 由于1 μs预分频器，实际时间最长可能要比指定的时间长1 μs。

注： 零值是有效的，对应于零延时。

如果TX FIFO不为空，则重新启动定时器。

BIT	说明	类型	默认值
31:0	**EEE TX LPI请求延时计数（EEE_TX_LPI_REQUEST_DELAY_CNT）** 指示调用LPI协议之前需等待时间的计数。单位是μs。 **注：** 主机软件应仅在节能以太网使能（EEEEN）清零时更改该字段。	R/W	00000000h

应用注意事项： 零值可能对TX数据路径产生不利影响，导致其无法支持千兆位操作。当器件以千兆位速度工作时，合理值为50 μs。鉴于EEE使能时的性能测试结果尚处于待定状态，该值可能会有所增加。802.3az旨在应对如下场景：EEE链路在大多数时间内处于空闲状态，并且伴有偶发性全带宽传输突发。积极优化数据包不活动期间的功耗并非该工作模式的目的所在。

© 2017 Microchip Technology Inc.

14.1.59 EEE时间等待TX系统寄存器（EEE_TW_TX_SYS）

偏移量： 134h 大小： 32位

包含与MAC在LPI模式退出之后，在其可以发送数据包之前必须等待的时间量（单位为μs）相对应的计数。100 Mbps和1000 Mbps这两种操作对应的时间分别在不同的字段中指定。该等待时间不包括IPG时间。

BIT	说明	类型	默认值
31:16	**EEE时间等待TX系统计数1000（EEE_TW_TX_SYS_CNT_1000）** 指示器件以1000 Mbps速率工作时，在退出LPI模式之后，在开始传输之前要等待时间的计数。单位是0.5 μs。 主机软件应仅在节能以太网使能（EEEEN）清零时更改该字段。 **注：** 为了满足IEEE 802.3规定的要求，该字段的最小值应为000021h。	R/W	000021h
15:0	**EEE时间等待TX系统计数100（EEE_TW_TX_SYS_CNT_100）** 指示器件以100 Mbps速率工作时，在退出LPI模式之后，在开始传输之前要等待时间的计数。单位是μs。 主机软件应仅在节能以太网使能（EEEEN）清零时更改该字段。 **注：** 为了满足IEEE 802.3规定的要求，该字段的最小值应为00001Eh。	R/W	00001Eh

14.1.60 EEE TX LPI自动移除延时寄存器（EEE_TX_LPI_AUTO_REMOVAL_DELAY）

偏移量： 138h 大小： 32位

包含与MAC在TX LPI协议启动之后，在因预计发生周期性传输事件而自动将LPI置为无效之前将要等待的时间量（以µs为单位）相对应的计数。TX LPI自动移除功能通过MAC控制寄存器（MAC_CR）的节能以太网TX LPI自动移除使能（EEE_TX_LPI_AUTO_REMOVAL_EN）位使能。

当该时间周期到期时，中断状态寄存器（INT_STS）的节能以太网停止TX低功耗中断（EEE_STOP_TX_LPI_INT）位和唤醒控制和状态寄存器1（WUCSR1）的节能以太网TX唤醒（EEE_TX_WAKE）位均将置1。

在TX LPI自动置为无效后，再次请求LPI之前，MAC将返回等待TX FIFO变空的状态，等待时间在EEE TX LPI请求延时计数（EEE_TX_LPI_REQUEST_DELAY_CNT）中指定。

注： 由于1 µs预分频器，实际时间最长可能要比指定的时间长1 µs。

仅当MAC控制寄存器（MAC_CR）的节能以太网使能（EEEEN）位置1、当前速度为100 Mbps或1000 Mbps、当前双工模式为全双工并且自动协商结果指示本地和远程设备在当前工作速度下均支持EEE时，MAC才产生LPI请求。

BIT	说明	类型	默认值
31:24	保留	RO	-
23:0	**EEE TX LPI自动移除延时计数（EEE_TX_LPI_AUTO_REMOVAL_DELAY_CNT）** 指示在TX LPI协议启动之后，在因预计产生周期性传输事件而自动将LPI置为无效之前要等待时间的计数。单位是µs。 **注：** 主机软件应仅在节能以太网使能（EEEEN）清零时更改该字段。	R/W	000000h

© 2017 Microchip Technology Inc.

14.1.61 唤醒控制和状态寄存器1（WUCSR1）

偏移量： 140h 大小： 32位

该寄存器包含与MAC的远程唤醒状态和功能相关的数据。

在正常工作期间，该寄存器中的所有使能位必须均清零。否则，将导致不正确的MAC接收操作。

BIT	说明	类型	默认值
31:15	保留	RO	-
14	**RFE唤醒使能（RFE_WAKE_EN）** 置1时，将使能远程唤醒模式，并且器件能够在接收到通过RFE过滤器的非错误帧时产生唤醒。 如果恢复清除远程唤醒使能（RES_CLR_WKP_EN）置1，则当恢复序列完成时，该位自动清零。	R/W	0b
13	**节能以太网TX唤醒（EEE_TX_WAKE）** 当发送器由于在EEE TX LPI请求延时计数寄存器（EEE_TX_LPI_REQUEST_DELAY_CNT）中指定的时间到期而退出低功耗空闲状态时，MAC将该位置1。 如果节能以太网TX唤醒使能（EEE_TX_WAKE_EN）清零，该位不置1。 如果恢复清除远程唤醒状态（RES_CLR_WKP_STS）置1，则当恢复序列完成时，该位自动清零。 如果MAC控制寄存器（MAC_CR）中的节能以太网使能（EEEEN）位为低电平，则该位保持低电平。	R/WC	0b
12	**节能以太网TX唤醒使能（EEE_TX_WAKE_EN）** 置1时，一旦发送器退出低功耗空闲状态，便使能远程唤醒。 如果恢复清除远程唤醒使能（RES_CLR_WKP_EN）置1，则当恢复序列完成时，该位自动清零。	R/W	0b
11	**节能以太网RX唤醒（EEE_RX_WAKE）** 当接收器由于接收到唤醒信令而退出低功耗空闲状态时，MAC将该位置1。 如果节能以太网RX唤醒使能（EEE_RX_WAKE_EN）清零，该位不置1。 如果恢复清除远程唤醒状态（RES_CLR_WKP_STS）置1，则当恢复序列完成时，该位自动清零。 如果MAC控制寄存器（MAC_CR）中的节能以太网使能（EEEEN）位为低电平，则该位保持低电平。	R/WC	0b
10	**节能以太网RX唤醒使能（EEE_RX_WAKE_EN）** 置1时，一旦接收到唤醒信令，便使能远程唤醒。 如果恢复清除远程唤醒使能（RES_CLR_WKP_EN）置1，则当恢复序列完成时，该位自动清零。	R/W	0b
9	**RFE唤醒帧接收（RFE_WAKE_FR）** 当接收到通过RFE滤波器的非错误帧时，该位置1。 如果恢复清除远程唤醒状态（RES_CLR_WKP_STS）置1，则当恢复序列完成时，该位自动清零。	R/WC	0b

BIT	说明	类型	默认值
8	**存储唤醒帧（STORE_WAKE）** 置1时，与唤醒事件相关的帧存储在FCT RX FIFO中。在唤醒事件之后接收的所有通过MAC和RFE中的任何适用帧过滤器的未损坏帧将存储在FIFO中。 清零时，只有在唤醒事件之后接收的帧存储在RX FIFO中。帧不得损坏，并且必须通过MAC和RFE中的任何适用帧过滤器。 **注：** 唤醒源可能不是帧。在这种情况下，所有后续接收的帧都存储在FIFO中。 **注：** 该位仅在使用SUSPEND3时有意义。对于其他暂停模式，该位将不起作用。	R/W	0b
7	**理想DA帧接收（PFDA_FR）** 当接收到目标地址与物理地址匹配的有效帧时，MAC将该位置1。 如果恢复清除远程唤醒状态（RES_CLR_WKP_STS）置1，则当恢复序列完成时，该位自动清零。	R/WC	0b
6	**远程唤醒帧接收（WUFR）** 当接收到有效远程唤醒帧时，MAC将该位置1。 如果恢复清除远程唤醒状态（RES_CLR_WKP_STS）置1，则当恢复序列完成时，该位自动清零。	R/WC	0b
5	**魔术包接收（MPR）** 当接收到有效魔术包时，MAC将该位置1。 如果恢复清除远程唤醒状态（RES_CLR_WKP_STS）置1，则当恢复序列完成时，该位自动清零。	R/WC	0b
4	**广播帧接收（BCAST_FR）** 当接收到有效广播帧时，MAC将该位置1。 如果恢复清除远程唤醒状态（RES_CLR_WKP_STS）置1，则当恢复序列完成时，该位自动清零。	R/WC	0b
3	**理想DA唤醒使能（PFDA_EN）** 置1时，使能远程唤醒模式，当接收到目标地址与器件物理地址匹配的帧时，MAC能够唤醒。物理地址存储在MAC接收地址高位寄存器（RX_ADDRH）和MAC接收地址低位寄存器（RX_ADDRL）中。 如果恢复清除远程唤醒使能（RES_CLR_WKP_EN）置1，则当恢复序列完成时，该位自动清零。	R/W	0b
2	**唤醒帧使能（WUEN）** 置1时，使能远程唤醒模式，MAC能够按照唤醒帧过滤器中设定的程序检测唤醒帧。 如果恢复清除远程唤醒使能（RES_CLR_WKP_EN）置1，则当恢复序列完成时，该位自动清零。	R/W	0b
1	**魔术包使能（MPEN）** 置1时，使能魔术包唤醒模式。 如果恢复清除远程唤醒使能（RES_CLR_WKP_EN）置1，则当恢复序列完成时，该位自动清零。	R/W	0b

© 2017 Microchip Technology Inc.

BIT	说明	类型	默认值
0	**广播唤醒使能（BCAST_EN）** 置1时，使能远程唤醒模式，MAC能够由广播帧唤醒。 如果恢复清除远程唤醒使能（RES_CLR_WKP_EN）置1，则当恢复序列完成时，该位自动清零。	R/W	0b

14.1.62 唤醒源寄存器（WK_SRC）

偏移量： 144h 大小： 32位

该寄存器指示使器件发出唤醒信令的唤醒事件源。当器件置于SUSPENDx状态时，发生的任何唤醒事件都将忽略。此外，在器件已经开始唤醒过程之后，发生的任何唤醒事件同样被忽略。

已接收的唤醒数据包可能匹配该CSR中列出的部分条件。在这种情况下，应将该数据包的所有匹配位置1。

该CSR中的状态字段不会清零，直到由软件明确清零。

BIT	说明	类型	默认值
31:20	**GPIO [11:0]（GPIOx_INT_WK）** 当发生导致器件发出唤醒信令的GPIO唤醒事件时，这些位置为有效。	R/WAC	000h
19:17	**保留**	RO	-
16	**IPv6 TCP SYN数据包接收（IPV6_TCPSYN_RCD_WK）** 当接收到使器件发出唤醒信令的有效IPv6 TCP SYN数据包时，MAC将该位置1。	R/WAC	0b
15	**IPv4 TCP SYN数据包接收（IPV4_TCPSYN_RCD_WK）** 当接收到使器件发出唤醒信令的有效IPv4 TCP SYN数据包时，MAC将该位置1。	R/WAC	0b
14	**节能以太网TX唤醒（EEE_TX_WK）** 当发送器由于在EEE TX LPI请求延时计数寄存器（EEE_TX_LPI_REQUEST_DELAY_CNT）中指定的时间到期而退出低功耗空闲状态时，MAC将该位置1。 如果节能以太网TX唤醒使能（EEE_TX_WAKE_EN）清零，该位不置1。 如果MAC控制寄存器（MAC_CR）中的节能以太网使能（EEEEN）位为低电平，则该位保持低电平。	R/WAC	0b
13	**节能以太网RX唤醒（EEE_RX_WK）** 当接收器由于接收到唤醒信令而退出低功耗空闲状态时，MAC将该位置1。 如果节能以太网RX唤醒使能（EEE_RX_WAKE_EN）清零，该位不置1。 如果MAC控制寄存器（MAC_CR）中的节能以太网使能（EEEEN）位为低电平，则该位保持低电平。	R/WAC	0b

BIT	说明	类型	默认值
12	**RFE唤醒帧接收（RFE_FR_WK）** 当接收到通过RFE的过滤器并使器件发出唤醒信令的非错误帧时，该位置1。	R/WAC	0b
11	**理想DA帧接收（PFDA_FR_WK）** 当接收到目标地址与物理地址匹配并且使器件发出唤醒信令的有效帧时，MAC将该位置1。	R/WAC	0b
10	**魔术包接收（MP_FR_WK）** 当接收到使器件发出唤醒信令的有效魔术包时，MAC将该位置1。	R/WAC	0b
9	**广播帧接收（BCAST_FR_WK）** 当接收到使器件发出唤醒信令的有效广播帧时，MAC将该位置1。	R/WAC	0b
8	**远程唤醒帧接收（WU_FR_WK）** 当接收到使器件发出唤醒信令的有效远程唤醒帧时，MAC将该位置1。	R/WAC	0b
7:5	保留	RO	-
4:0	**远程唤醒帧匹配（WUFF_MATCH）** 该字段指示哪一个唤醒帧过滤器引起了唤醒事件。仅当远程唤醒帧接收（WU_FR_WK）置1时，该字段的内容才有效。	R/WAC	0b

© 2017 Microchip Technology Inc.

14.1.63 唤醒过滤器*X*配置寄存器（WUF_CFG*X*）

偏移量： 150h - 1CCh 大小： 32位

这些CSR使能相应的唤醒过滤器。该器件中总共有32个可编程过滤器，每个过滤器可以匹配长度达128字节的模式。

注： WUF_CFG0支持复位保护（RST_PROTECT）。

BIT	说明	类型	默认值
31	**过滤器使能** 0b：禁止过滤器 1b：使能过滤器	R/W	0b 注14-63
30:26	**保留**	RO	-
25:24	**过滤器地址类型** 定义模式（针对唤醒过滤器x字节掩码寄存器（WUF_MASKx）块中的过滤器*x*所指定）的目标地址类型。 00b：模式仅适用于单播帧。 10b：模式仅适用于多播帧。 X1b：模式适用于所有帧。	R/W	00b 注14-63
23:16	**过滤器模式偏移量** 指定为识别唤醒帧而首先进行CRC校验的帧的第一个字节的偏移量。偏移量0是传入帧的目标地址的第一个字节。	R/W	00h 注14-63
15:0	**过滤器CRC-16** 指定预期的过滤器16位CRC值，这些值应通过为过滤器编程的模式偏移量和字节掩码获取。该值将与通过对传入帧进行计算得出的CRC进行比较，如果两者匹配，则表示接收了一个唤醒帧。	R/W	0000h 注14-63

注14-63 唤醒过滤器0的默认值从EEPROM加载，请参见表9-2“EEPROM格式”（第107页）。如果不存在EEPROM或者未配置该信息，则默认值取决于OTP编程值。如果未对OTP进行编程，则0h为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不可用，则将该字段的值设置为0h。

14.1.64 唤醒过滤器*X*字节掩码寄存器（WUF_MASK*X*）

偏移量： 200h - 3FCh 大小： 128位

32个唤醒滤波器均具有一个128位字节掩码。128位掩码通过4个连续的字节掩码（DWORD）寄存器访问。下表给出了访问特定掩码部分所需的DWORD偏移量。每个128位过滤器模块的最低有效DWORD寄存器的起始偏移量为上表和寄存器映射（表14-2“系统控制和状态寄存器映射”（第139页））所示范围的第一个元素。

如果字节掩码的bit j置1，则CRC机器处理传入帧的*模式偏移量* + *j*字节。否则，忽略*模式偏移量* + *j*字节。

注： WUF_MASK0支持复位保护（RST_PROTECT）。

DWORD偏移量	BIT	说明	类型	默认值
00h	31:0	**过滤器*x*字节掩码[31:0]**	R/W	0h 注14-63
01h	31:0	**过滤器*x*字节掩码[63:32]**	R/W	0h 注14-63
02h	31:0	**过滤器*x*字节掩码[95:64]**	R/W	0h 注14-63
03h	31:0	**过滤器*x*字节掩码[127:96]**	R/W	0h 注14-63

© 2017 Microchip Technology Inc.

14.1.65 MAC地址理想过滤器寄存器（ADDR_FILT*X*）

偏移量： 400h - 504h 大小： 32位

这些寄存器指定用于理想过滤的MAC地址。

允许在运行时更改条目的值。但是，必须事先清零地址有效位。否则，MAC地址过滤器中将临时存在无效值。

> **注：** MAC地址存储方案与RX_ADDRH和RX_ADDRL寄存器的地址存储方案匹配，请参见表14-4，“RX_ADDRL和RX_ADDRH字节顺序”。

DWORD偏移量	BIT	说明	类型	默认值
0h	31	**地址有效** 该位置1时，指示该条目包含有效数据并且用于理想过滤。	R/W	0h
0h	30	**地址类型** 该位置1时，指示该地址代表MAC源地址。否则，该条目用于MAC目标地址。	R/W	0h
0h	29:16	**保留**	RO	-
0h	15-0	**物理地址[47:32]** 该字段包含器件物理地址的高16位bit[47:32]。	R/W	0h
1h	31:0	**物理地址[31:0]** 该字段包含器件物理地址的低32位bit[31:0]。	R/W	0h

14.1.66 唤醒控制和状态寄存器2（WUCSR2）

偏移量： 600h 大小： 32位

该寄存器包含与Windows 7功耗管理唤醒和卸载功能相关的数据。

BIT	说明	类型	默认值
31	**校验和禁止（CSUM_DISABLE）** 清零时，将计算IP报头校验和、TCP校验和以及FCS，并且三者必须均与帧内容一致才可以考虑对帧（ARP、TCP_SYN或NS）进行检测分析。 置1时，仅针对ARP、TCP_SYN和NS帧计算和校验FCS。不计算IP报头校验和、ICMP有效负载校验和以及TCP校验和，因此任何不匹配均将忽略。	R/W	0b
30:11	保留	RO	-
10	**转发ARP帧（FARP_FR）** 使能将接收到的以该器件为目标并经过ARP卸载逻辑处理的ARP帧传送到RX数据路径接口。 0 = 不传送已接收的ARP帧。 1 = 将接收到的ARP帧传送到RX数据路径接口。	R/W	0b
9	**转发NS帧（FNS_FR）** 使能将接收到的以该器件为目标并经过NS卸载逻辑处理的NS帧传送到RX数据路径接口。 0 = 不传送已接收的NS帧。 1 = 将接收到的NS帧传送到RX数据路径接口。	R/W	0b
8	**NA SA选择（NA_SA_SEL）** 用于选择NA消息中IPv6 SA的源。 置1时，使用NSx IPv6目标地址寄存器（NSx_IPV6_ADDR_DEST）值作为源。 清零时，使用NS数据包中的目标地址作为源。	R/W	0b
7	**NS数据包接收（NS_RCD）** 当接收到有效NS数据包时，MAC将该位置1。	R/WC	0b
6	**ARP数据包接收（ARP_RCD）** 当接收到有效ARP数据包时，MAC将该位置1。	R/WC	0b
5	**IPv6 TCP SYN数据包接收（IPV6_TCPSYN_RCD）** 当接收到有效IPv6 TCP SYN数据包时，MAC将该位置1。 如果恢复清除远程唤醒状态（RES_CLR_WKP_STS）置1，则当恢复序列完成时，该位自动清零。	R/WC	0b
4	**IPv4 TCP SYN数据包接收（IPV4_TCPSYN_RCD）** 当接收到有效IPv4 TCP SYN数据包时，MAC将该位置1。 如果恢复清除远程唤醒状态（RES_CLR_WKP_STS）置1，则当恢复序列完成时，该位自动清零。	R/WC	0b
3	**NS卸载使能（NS_OFFLOAD_EN）** 置1时，使能对邻居请求数据包的响应。	R/W	0b
2	**ARP卸载使能（ARP_OFFLOAD_EN）** 置1时，使能对ARP数据包的响应。	R/W	0b

© 2017 Microchip Technology Inc.

BIT	说明	类型	默认值
1	**IPv6 TCP SYN唤醒使能（IPV6_TCPSYN_WAKE_EN）** 置1时，使能在接收到IPv6 TCP SYN数据包时唤醒。 如果恢复清除远程唤醒使能（RES_CLR_WKP_EN）置1，则当恢复序列完成时，该位自动清零。**请注意，这只是文档层面的更改。**	R/W	0b
0	**IPv4 TCP SYN唤醒使能（IPV4_TCPSYN_WAKE_EN）** 置1时，使能在接收到IPv4 TCP SYN数据包时唤醒。 如果恢复清除远程唤醒使能（RES_CLR_WKP_EN）置1，则当恢复序列完成时，该位自动清零。	R/W	0b

14.1.67 NS*X* IPV6目标地址寄存器（NS*X*_IPV6_ADDR_DEST）

偏移量： 610h - 61Ch和 650h - 65Ch　　大小： 32位

用于IPv6 NS报头匹配，每个IPv6目标地址都是128位。128位地址通过4个连续的（DWORD）寄存器访问。下表给出了访问特定地址部分所需的DWORD偏移量。每个128位地址块的最低有效DWORD寄存器的起始偏移量为上表和寄存器映射（表14-2“系统控制和状态寄存器映射”（第139页））所示范围的第一个元素。

当唤醒控制和状态寄存器2（WUCSR2）中的NS卸载使能（NS_OFFLOAD_EN）置1时，使用这些寄存器。对于以太网目标地址为器件的MAC地址、多播地址或广播地址的接收数据包，处理如下：

检查所有IPv6数据包的报头，以确定（针对0<=x<=1情况）NSx IPv6目标地址寄存器（NSx_IPV6_ADDR_DEST）是否与在IPv6报头中指定的目标地址匹配。如果IPv6报头目标地址是请求的节点多播地址（即，其前缀与FF02::1:FF00:0/104匹配），则只将高位三个字节（NSx_IPv6_ADDR_DEST_3[127:104]）与IPv6报头目标地址的最后24位进行比较。

更多信息，请参见第8.5节“邻居请求（NS）卸载”（第90页）。

DWORD偏移量	BIT	说明	类型	默认值
00h	31:0	**NS*x*_IPv6_ADDR_DEST_0[31:0]**	R/W	0000_0000h
01h	31:0	**NS*x*_IPv6_ADDR_DEST_1[63:32]**	R/W	0000_0000h
02h	31:0	**NS*x*_IPv6_ADDR_DEST_2[95:64]**	R/W	0000_0000h
03h	31:0	**NS*x*_IPv6_ADDR_DEST_3[127:96]**	R/W	0000_0000h

表14-5，“IPv6地址传送字节顺序”给出了IPv6地址在以太网上的传送顺序。

表14-5： IPV6地址传送字节顺序

NSx_IPV6_ADDR_DEST_x	IPv6地址	以太网接收顺序
NSx_IPv6_ADDR_DEST_3[31:24]	[127:120]	第1个字节
NSx_IPv6_ADDR_DEST_3[23:16]	[119:112]	第2个字节
NSx_IPv6_ADDR_DEST_3[15:8]	[111:104]	第3个字节
NSx_IPv6_ADDR_DEST_3[7:0]	[103:96]	第4个字节
NSx_IPv6_ADDR_DEST_2[31:24]	[95:88]	第5个字节
NSx_IPv6_ADDR_DEST_2[23:16]	[87:80]	第6个字节
NSx_IPv6_ADDR_DEST_2[15:8]	[79:72]	第7个字节
NSx_IPv6_ADDR_DEST_2[7:0]	[71:64]	第8个字节
NSx_IPv6_ADDR_DEST_1[31:24]	[63:56]	第9个字节
NSx_IPv6_ADDR_DEST_1[23:16]	[55:48]	第10个字节
NSx_IPv6_ADDR_DEST_1[15:8]	[47:40]	第11个字节
NSx_IPv6_ADDR_DEST_1[7:0]	[39:32]	第12个字节
NSx_IPv6_ADDR_DEST_0[31:24]	[31:24]	第13个字节
NSx_IPv6_ADDR_DEST_0[23:16]	[23:16]	第14个字节
NSx_IPv6_ADDR_DEST_0[15:8]	[15:8]	第15个字节
NSx_IPv6_ADDR_DEST_0[7:0]	[7:0]	第16个字节

注： 该示例适用于所有其他IPv6地址CSR。

© 2017 Microchip Technology Inc.

14.1.68 NS*X* IPV6源地址寄存器（NS*X*_IPV6_ADDR_SRC）

偏移量： 620h - 62Ch和 660h - 66Ch　　大小： 32位

用于IPv6 NS报头匹配，每个IPv6源地址都是128位。128位地址通过4个连续的（DWORD）寄存器访问。下表给出了访问特定地址部分所需的DWORD偏移量。每个128位地址块的最低有效DWORD寄存器的起始偏移量为上表和寄存器映射（表14-2“系统控制和状态寄存器映射”（第139页））所示范围的第一个元素。

当唤醒控制和状态寄存器2（WUCSR2）中的NS卸载使能（NS_OFFLOAD_EN）置1时，使用这些寄存器。对于目标地址为器件的MAC地址、多播地址或广播地址的接收数据包，处理如下：

检查所有IPv6数据包的报头，以确定（针对0<=x<=1情况）NSx IPv6源地址寄存器（NSx_IPV6_ADDR_SRC）是否与在IPv6报头中指定的源地址匹配。

更多信息，请参见第8.5节“邻居请求（NS）卸载”（第90页）。

注： 如果所有4个DWORD寄存器都为全0值，则等同于通配符，将忽略检查并产生匹配。

DWORD偏移量	BIT	说明	类型	默认值
00h	31:0	**NS*x*_IPv6_ADDR_SRC_0[31:0]**	R/W	0000_0000h
01h	31:0	**NS*x*_IPv6_ADDR_SRC_1[63:32]**	R/W	0000_0000h
02h	31:0	**NS*x*_IPv6_ADDR_SRC_2[95:64]**	R/W	0000_0000h
03h	31:0	**NS*x*_IPv6_ADDR_SRC_3[127:96]**	R/W	0000_0000h

表14-5，“IPv6地址传送字节顺序”给出了IPv6地址在以太网上的传送顺序。

14.1.69 NS*X* ICMPV6地址0寄存器（NS*X*_ICMPV6_ADDR0）

偏移量：	630h - 63Ch和 670h - 67Ch	大小：	32位

用于ICMPv6 NS目标地址匹配。每个地址都是128位，并且通过4个连续的（DWORD）寄存器访问。下表给出了访问特定地址部分所需的DWORD偏移量。每个128位地址块的最低有效DWORD寄存器的起始偏移量为上表和寄存器映射（表14-2“系统控制和状态寄存器映射”（第139页））所示范围的第一个元素。

在唤醒控制和状态寄存器2（WUCSR2）中使能NS卸载。

对于之前在IPv6报头中发生匹配的所有x，将NS请求中指定的目标地址与NSx ICMPv6地址0寄存器（NSx_ICMPV6_ADDR0）（这些寄存器）及相应的NSx ICMPv6地址1寄存器（NSx_ICMPV6_ADDR1）中包含的值进行比较。更多信息，请参见第8.5节“邻居请求（NS）卸载”（第90页）。

注： 如果所有4个DWORD寄存器中都为全0值，则禁止与该字段进行比较，并且不会产生任何匹配。

DWORD偏移量	BIT	说明	类型	默认值
00h	31:0	**NS*x*_ICMPV6_ADDR0_0[31:0]**	R/W	0000_0000h
01h	31:0	**NS*x*_ICMPV6_ADDR0_1[63:32]**	R/W	0000_0000h
02h	31:0	**NS*x*_ICMPV6_ADDR0_2[95:64]**	R/W	0000_0000h
03h	31:0	**NS*x*_ICMPV6_ADDR0_3[127:96]**	R/W	0000_0000h

表14-5，“IPv6地址传送字节顺序”给出了IPv6地址在以太网上的传送顺序。

© 2017 Microchip Technology Inc.

14.1.70 NS*X* ICMPV6地址1寄存器（NS*X*_ICMPV6_ADDR1）

偏移量： 640h - 64Ch和 680h - 68Ch　　大小： 32位

关于该寄存器的使用说明，请参见NSx ICMPv6地址0寄存器（NSx_ICMPV6_ADDR0）。

更多信息，请参见第8.5节“邻居请求（NS）卸载”（第90页）。

注： 如果所有4个DWORD寄存器中都为全0值，则禁止与该字段进行比较，并且不会产生任何匹配。

DWORD偏移量	BIT	说明	类型	默认值
00h	31:0	**NS*x*_ICMPV6_ADDR1_0[31:0]**	R/W	0000_0000h
01h	31:0	**NS*x*_ICMPV6_ADDR1_1[63:32]**	R/W	0000_0000h
02h	31:0	**NS*x*_ICMPV6_ADDR1_2[95:64]**	R/W	0000_0000h
03h	31:0	**NS*x*_ICMPV6_ADDR1_3[127:96]**	R/W	0000_0000h

表14-5，“IPv6地址传送字节顺序”给出了IPv6地址在以太网上的传送顺序。

14.1.71 SYN IPV4源地址寄存器（SYN_IPV4_ADDR_SRC）

偏移量： 690h　　大小： 32位

当唤醒控制和状态寄存器2（WUCSR2）中的IPv4 TCP SYN唤醒使能（IPV4_TCPSYN_WAKE_EN）置1且器件处于SUSPEND0或SUSPEND3状态时，使用该寄存器。该寄存器保存将与已接收的IPv4报头（SYN位被置为有效的TCP数据包的前缀）的源地址进行比较的源地址。

对于目标地址为器件的MAC地址、多播地址或广播地址的IPv4帧，处理如下：

检查IPv4报头内是否存在TCP协议匹配。SYN位被置为有效的有效TCP数据包（其IPv4报头的源地址和目标地址与SYN IPv4源地址寄存器（SYN_IPV4_ADDR_SRC）和SYN IPv4目标地址寄存器（SYN_IPV4_ADDR_DEST）中指定的源地址和目标地址匹配并且源端口和目标端口与SYN IPv4 TCP端口寄存器（SYN_IPV4_TCP_PORTS）指定的源端口和目标端口匹配），将引起唤醒事件。

更多信息，请参见第8.3.3.1节“IPv4 TCP SYN检测”（第88页）。

BIT	说明	类型	默认值
31:0	**SYN IPv4源地址[31:0]** 用于TCP SYN数据包的IPv4报头匹配。 **注：** 全0值等同于通配符，将忽略检查并产生匹配。	R/W	0000_0000h

表14-6，“IPv4地址传送字节顺序”给出了IPv4地址在以太网上的传送顺序。

表14-6： IPV4地址传送字节顺序

SYN_IPV4_ADDR_SRC	IPv4地址	以太网接收顺序
SYN_IPV4_ADDR_SRC[31:24]	[31:24]	第1个字节
SYN_IPV4_ADDR_SRC[23:16]	[23:16]	第2个字节
SYN_IPV4_ADDR_SRC[15:8]	[15:8]	第3个字节
SYN_IPV4_ADDR_SRC[7:0]	[7:0]	第4个字节

该示例适用于所有其他IPv4地址CSR。

14.1.72 SYN IPV4目标地址寄存器（SYN_IPV4_ADDR_DEST）

偏移量： 694h 大小： 32位

当唤醒控制和状态寄存器2（WUCSR2）中的IPv4 TCP SYN唤醒使能（IPV4_TCPSYN_WAKE_EN）置1且器件处于SUSPEND0或SUSPEND3状态时，使用该寄存器。该寄存器保存将与已接收的IPv4报头（SYN位被置为有效的TCP数据包的前缀）的目标地址进行比较的目标地址。

对于目标地址为器件的MAC地址、多播地址或广播地址的IPv4帧，处理如下：

检查IPv4报头内是否存在TCP协议匹配。SYN位被置为有效的有效TCP数据包（其IPv4报头的源地址和目标地址与SYN IPv4源地址寄存器（SYN_IPV4_ADDR_SRC）和SYN IPv4目标地址寄存器（SYN_IPV4_ADDR_DEST）中指定的源地址和目标地址匹配并且源端口和目标端口与SYN IPv4 TCP端口寄存器（SYN_IPV4_TCP_PORTS）指定的源端口和目标端口匹配），将引起唤醒事件。

更多信息，请参见第8.3.3.1节“IPv4 TCP SYN检测”（第88页）。

BIT	说明	类型	默认值
31:0	**SYN IPv4目标地址[31:0]** 用于TCP SYN数据包的IPv4报头匹配。 **注：** 全0值等同于通配符，将忽略检查并产生匹配。	R/W	0000_0000h

表14-6，“IPv4地址传送字节顺序”给出了IPv4地址在以太网上的传送顺序。

© 2017 Microchip Technology Inc.

14.1.73 SYN IPV4 TCP端口寄存器（SYN_IPV4_TCP_PORTS）

偏移量： 698h 大小： 32位

当唤醒控制和状态寄存器2（WUCSR2）中的IPv4 TCP SYN唤醒使能（IPV4_TCPSYN_WAKE_EN）置1且器件处于SUSPEND0或SUSPEND3状态时，使用该寄存器。该寄存器保存将与已接收的TCP数据包（SYN位被置为有效且以IPv4报头为前缀）的源端口和目标端口进行比较的源端口和目标端口。

对于目标地址为器件的MAC地址、多播地址或广播地址的IPv4帧，处理如下：

检查IPv4报头内是否存在TCP协议匹配。SYN位被置为有效的有效TCP数据包（其IPv4报头的源地址和目标地址与SYN IPv4源地址寄存器（SYN_IPV4_ADDR_SRC）和SYN IPv4目标地址寄存器（SYN_IPV4_ADDR_DEST）中指定的源地址和目标地址匹配并且源端口和目标端口与SYN IPv4 TCP端口寄存器（SYN_IPV4_TCP_PORTS）指定的源端口和目标端口匹配），将引起唤醒事件。

更多信息，请参见第8.3.3.1节“IPv4 TCP SYN检测”（第88页）。

BIT	说明	类型	默认值
31:16	**目标端口（IPV4_DEST_PORT）** 用于TCP SYN数据包的IPv4 TCP端口匹配。 **注：** 全0值等同于通配符，将忽略检查并产生匹配。	R/W	0000h
15:0	**源端口（IPV4_SRC_PORT）** 用于TCP SYN数据包的IPv4 TCP端口匹配。 **注：** 全0值等同于通配符，将忽略检查并产生匹配。	R/W	0000h

14.1.74 SYN IPV6源地址寄存器（SYN_IPV6_ADDR_SRC）

偏移量： 69Ch - 6A8h 大小： 32位

该寄存器为128位，用于TCP SYN数据包的IPv6报头匹配。地址通过4个连续的（DWORD）寄存器访问。下表给出了访问特定地址部分所需的DWORD偏移量。128位地址块的最低有效DWORD寄存器的起始偏移量为上表和寄存器映射（表14-2“系统控制和状态寄存器映射”（第139页））所示范围的第一个元素。

当唤醒控制和状态寄存器2（WUCSR2）中的IPv6 TCP SYN唤醒使能（IPV6_TCPSYN_WAKE_EN）置1且器件处于SUSPEND0状态时，使用该寄存器。该寄存器保存将与SYN位被置为有效的TCP数据包的前缀IPv6报头（或扩展报头）的源地址进行比较的源地址。Ipv6帧必须事先通过检查，以确保其目标地址为器件的MAC地址、多播地址或广播地址。

SYN位被置为有效的有效TCP数据包（其IPv6报头的源地址和目标地址与SYN IPv6源地址寄存器（SYN_IPV6_ADDR_SRC）和SYN IPv6目标地址寄存器（SYN_IPV6_ADDR_DEST）指定的源地址和目标地址匹配并且源端口和目标端口与SYN IPv6 TCP端口寄存器（SYN_IPV6_TCP_PORTS）指定的源端口和目标端口匹配），将引起唤醒事件。

更多信息，请参见第8.3.4节“IPv6 TCP SYN检测”（第89页）。

注： 如果所有4个DWORD寄存器都为全0值，则等同于通配符，将忽略检查并产生匹配。

DWORD偏移量	BIT	说明	类型	默认值
00h	31:0	**SYN_IPV6_ADDR_SRC_0[31:0]**	R/W	0000_0000h
01h	31:0	**SYN_IPV6_ADDR_SRC_1[63:32]**	R/W	0000_0000h
02h	31:0	**SYN_IPV6_ADDR_SRC_2[95:64]**	R/W	0000_0000h
03h	31:0	**SYN_IPV6_ADDR_SRC_3[127:96]**	R/W	0000_0000h

表14-5，“IPv6地址传送字节顺序”给出了IPv6地址在以太网上的传送顺序。

© 2017 Microchip Technology Inc.

14.1.75 SYN IPV6目标地址寄存器（SYN_IPV6_ADDR_DEST）

偏移量： 6ACh - 6B8h 大小： 32位

该寄存器为128位，用于TCP SYN数据包的IPv6报头匹配。地址通过4个连续的（DWORD）寄存器访问。下表给出了访问特定地址部分所需的DWORD偏移量。128位地址块的最低有效DWORD寄存器的起始偏移量为上表和寄存器映射（表14-2“系统控制和状态寄存器映射”（第139页））所示范围的第一个元素。

当唤醒控制和状态寄存器2（WUCSR2）中的IPv6 TCP SYN唤醒使能（IPV6_TCPSYN_WAKE_EN）置1且器件处于SUSPEND0或SUSPEND3状态时，使用该寄存器。该寄存器保存将与SYN位被置为有效的TCP数据包的前缀IPv6报头（或扩展报头）的目标地址进行比较的目标地址。Ipv6帧必须事先通过检查，以确保其目标地址为器件的MAC地址、多播地址或广播地址。

SYN位被置为有效的有效TCP数据包（其IPv6报头的源地址和目标地址与SYN IPv6源地址寄存器（SYN_IPV6_ADDR_SRC）和SYN IPv6目标地址寄存器（SYN_IPV6_ADDR_DEST）指定的源地址和目标地址匹配并且源端口和目标端口与SYN IPv6 TCP端口寄存器（SYN_IPV6_TCP_PORTS）指定的源端口和目标端口匹配），将引起唤醒事件。

更多信息，请参见第8.3.4节“IPv6 TCP SYN检测”（第89页）。

注： 如果所有4个DWORD寄存器都为全0值，则等同于通配符，将忽略检查并产生匹配。

DWORD偏移量	BIT	说明	类型	默认值
00h	31:0	**SYN_IPV6_ADDR_DEST_0[31:0]**	R/W	0000_0000h
01h	31:0	**SYN_IPV6_ADDR_DEST_1[63:32]**	R/W	0000_0000h
02h	31:0	**SYN_IPV6_ADDR_DEST_2[95:64]**	R/W	0000_0000h
03h	31:0	**SYN_IPV6_ADDR_DEST_3[127:96]**	R/W	0000_0000h

表14-5，“IPv6地址传送字节顺序”给出了IPv6地址在以太网上的传送顺序。

14.1.76 SYN IPV6 TCP端口寄存器（SYN_IPV6_TCP_PORTS）

偏移量： 6BCh 大小： 32位

当唤醒控制和状态寄存器2（WUCSR2）中的IPv6 TCP SYN唤醒使能（IPV6_TCPSYN_WAKE_EN）置1且器件处于SUSPEND0状态时，使用该寄存器。该寄存器保存将与已接收的TCP数据包（SYN位被置为有效且以IPv6报头或扩展报头为前缀）的源端口和目标端口进行比较的源端口和目标端口。

对于目标地址为器件的MAC地址、多播地址或广播地址的IPv6帧，处理如下：

检查IPv6报头内是否存在TCP协议匹配。SYN位被置为有效的有效TCP数据包（其IPv6报头的源地址和目标地址与SYN IPv6源地址寄存器（SYN_IPV6_ADDR_SRC）和SYN IPv6目标地址寄存器（SYN_IPV6_ADDR_DEST）中指定的源地址和目标地址匹配并且源端口和目标端口与SYN IPv6 TCP端口寄存器（SYN_IPV6_TCP_PORTS）指定的源端口和目标端口匹配），将引起唤醒事件。

更多信息，请参见第8.3.4节“IPv6 TCP SYN检测”（第89页）。

BIT	说明	类型	默认值
31:16	**目标端口（IPV6_DEST_PORT）** 用于TCP SYN数据包的IPv6 TCP端口匹配。 **注：** 全0值等同于通配符，将忽略检查并产生匹配。	R/W	0000h
15:0	**源端口（IPV6_SRC_PORT）** 用于TCP SYN数据包的IPv6 TCP端口匹配。 **注：** 全0值等同于通配符，将忽略检查并产生匹配。	R/W	0000h

© 2017 Microchip Technology Inc.

14.1.77 ARP发送方协议地址寄存器（ARP_SPA）

偏移量： 6C0h 大小： 32位

当在唤醒控制和状态寄存器2（WUCSR2）中使能ARP卸载时，使用该寄存器。检查所有接收到的以太网帧的帧类型并检查帧类型为0806h的帧（ARP帧），以确保MAC目标地址与器件的MAC地址匹配或者即为广播地址。如果数据包通过这些检查，则将该寄存器的内容与ARP消息的SPA字段进行比较，并将ARP目标协议地址寄存器（ARP_TPA）的内容与ARP消息的TPA字段进行比较。如果这两个寄存器的内容均与消息的内容匹配并且帧上没有出现错误，则向MAC TX发出信号以让其向发送方发送一个ARP响应帧。

更多信息，请参见第8.6节“ARP卸载”（第92页）。

BIT	说明	类型	默认值
31:0	**ARP_SPA[31:0]** 用于ARP匹配。 **注：** 全0值等同于通配符，将忽略检查并产生匹配。	R/W	0000h

注： 表14-6，“IPv4地址传送字节顺序”给出了IPv4地址在以太网上的传送顺序。

14.1.78 ARP目标协议地址寄存器（ARP_TPA）

偏移量： 6C4h 大小： 32位

当在唤醒控制和状态寄存器2（WUCSR2）中使能ARP卸载时，使用该寄存器。检查所有接收到的以太网帧的帧类型并检查帧类型为0806h的帧（ARP帧），以确保MAC目标地址与器件的MAC地址匹配或者即为广播地址。如果数据包通过这些检查，则将ARP发送方协议地址寄存器（ARP_SPA）的内容与ARP消息的SPA字段进行比较，并将该寄存器的内容与ARP消息的TPA字段进行比较。如果这两个寄存器的内容均与消息的内容匹配并且帧上没有出现错误，则向MAC TX发出信号以让其向发送方发送一个ARP响应帧。

更多信息，请参见第8.6节“ARP卸载”（第92页）。

BIT	说明	类型	默认值
31:0	**ARP_TPA[31:0]** 用于ARP匹配。 **注：** 全0值等同于通配符，将忽略检查并产生匹配。	R/W	0000h

注： 表14-6，“IPv4地址传送字节顺序”给出了IPv4地址在以太网上的传送顺序。

14.2 USB PHY控制和状态寄存器

注：	在任何情况下都不能对**USB PHY控制和状态寄存器映射**中保留的地址空间执行写操作。否则，可能导致意外的操作与结果。

表**14-7：** **USB PHY**控制和状态寄存器映射

偏移量 （**1200h +** 偏移量）	寄存器名称
000h	公共块测试寄存器（COM_TEST）
004h – 0C0h	保留
0C4h	USB 2.0 AFE测试寄存器（USB2_TEST）
0C8h	USB 2.0 AFE上行控制寄存器（USB2_AFE_CTRL）
0CCh – 13Ch	保留

© 2017 Microchip Technology Inc.

14.2.1 公共块测试寄存器（COM_TEST）

偏移量： 000h 大小： 32位

BIT	说明	类型	默认值
31	**时钟禁止（CLOCK_DISABLE）** 置1时，将断开公共块寄存器的时钟。	R/W	0b
30:25	保留	RO	-
24	**公共块测试寄存器选择（COM_BLK_SEL）** 公共块测试寄存器选择。 0：将功能信号传送到公共块 1：将测试信号传送到公共块	R/W	0b
23	**公共XTAL增益选择（COM_TST_XTAL_GAIN）** 0：XTAL驱动幅值限制为0.9V 1：XTAL驱动幅值提高到1V	R/W	0b
22:20	保留	RO	-
19	**所有PLL的输入参考频率选择（COM_REF_FREQ）** 0：25 MHz - POR 1：24 MHz **注：** 千兆位以太网PHY要求为25 MHz。24 MHz是无效的工作设置。	R/W	0b
18	**1.2V POR（COM_V12CR_RDY）** 内核1.2V电源的POR输出。当内核电源高于0.85V时，高电平有效。信号由内部3V POR信号（高电平有效阈值为2.7V）关断。	RO	0b
17	**使能链路电源管理模式（COM_PLL_LPM_MODE）** 使能快速启动USB2 PLL。	R/W	注14-64
16	**使能USB 2.0 PLL（COM_PLL_EN）**	R/W	1b
15	**公共暂停（COM_SUSPENDB）** 使公共电路（偏置和PLL）掉电。置为有效时，该信号优先于所有本地UTMI暂停信号，并将使与其连接的所有AFE模块掉电。该信号低电平有效。	R/W	0b
14	**XTAL暂停（COM_XTAL_SUSPENDB）** 置1时，该信号将使XTAL模块掉电。当**SUSPEND_N**针对LPM置为有效时，XTAL时钟可以保持运行。该信号低电平有效。	R/W	0b
13	保留	RO	-

BIT	说明	类型	默认值
12	**PLL时钟可用（COM_CLK_USABLE）** 0：时钟不可用 1：时钟可用	RO	0b
11	**USB 3.1 Gen 1发送PLL使能（USB3_TX_PLL_EN）**	R/W	0b
10	**USB 3.1 Gen 1发送PLL可用（USB3_CLK_USABLE_CORE）** 0：时钟不可用 1：时钟可用	RO	0b
9	**AFE_RDY_TIM_DIS** 置1时，禁止AFE就绪定时器。	R/W	0b
8:1	保留	RO	-
0	**时钟门控旁路模式选择（PHY_CLK_GATE_BYPASS）** 0：功能模式。 1：强制将芯片中的所有时钟门控逻辑置于旁路模式。	R/W	0b

注14-64 该字段的默认值由EEPROM（如果存在）中配置标志0的使能链路电源管理模式（COM_PLL_LPM_MODE）位确定。所选字段取决于器件是处于HS模式还是FS模式。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则0b为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为0b。

© 2017 Microchip Technology Inc.

14.2.2 USB 2.0 AFE测试寄存器（USB2_TEST）

偏移量： 0C4h 大小： 32位

BIT	说明	类型	默认值
31:23	保留	RO	-
22	**FS/LS驱动器输出使能（USB2_FS_OEB）** 低电平有效。 0：驱动器为使能状态 1：驱动器为三态	R/W	0b
21	**FS/LS正输出数据（USB2_FS_VPO）** 将数据驱送到DP输出。	R/W	0b
20	**FS/LS负输出数据（USB2_FS_VMO）** 将数据驱送到DM输出。	R/W	0b
19	**FS/LS差分接收器输出（USB2_FS_DATA）**	RO	0b
18:16	保留	RO	-
15:14	**HS发送有效屏蔽（USB2_HS_TXVALID）** 指示AFE_HS_TXVALID[1:0]总线的哪个位有效。 00：两个位都无效 01：LSB有效 10：无效组合 11：两个位都有效	R/W	00b
13:12	**HS发送数据（USB2_HS_TXDATA）** 首先发送驱动器数据的LSB。	R/W	00b
11	**HS当前源使能（USB2_HS_CS_EN）** 0：驱动器断电 1：驱动器上电 只要端口处于高速模式，该信号就会置为有效。	R/W	0b
10:8	**HS输出电流（PHY_BOOST）** 000b：标称值17.78 mA 001b：减小5% 010b：增大10% 011b：增大5% 100b：增大20% 101b：增大15% 110b：增大30% 111b：增大25% **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-65
7	**Rpu DM端接控制（USB2_RPU_DP_EN）** 置为有效时，使能在DP上端接1.5 kΩ电阻。	R/W	0b

BIT	说明	类型	默认值
6	**Rpu DM端接控制（USB2_RPU_DM_EN）** 置为有效时，使能在DP上端接1.5 kΩ电阻。	R/W	0b
5	**Rpd DP端接控制（USB2_RPD_DP_EN）** 置为有效时，使能在DP上端接15 kΩ电阻。	R/W	0b
4	**Rpd DM端接控制（USB2_RPD_DM_EN）** 置为有效时，使能在DM上端接15 kΩ电阻。	R/W	0b
3:2	保留	RO	-
1	**HS驱动器有效（USB2_HS_TXACTIVE）** 禁止时（IDLE期间），将HS驱动器置于低功耗模式。 0：将驱动器置于低功耗模式 1：将驱动器置于有效发送模式（17.78 mA源有效）	R/W	0b
0	保留	RO	-

注14-65 该字段的默认值由EEPROM（如果存在）内的配置标志0中的PHY升压（CFG0_PHY_BOOST）字段的值确定。如果不存在EEPROM，则默认值取决于OTP编程值。如果未对OTP进行编程，则000b为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM加载的映像值，如果不存在EEPROM，则将该字段的值设置为000b。

© 2017 Microchip Technology Inc.

14.2.3 USB 2.0 AFE上行控制寄存器（USB2_AFE_CTRL）

偏移量： 0C8h 大小： 32位

BIT	说明	类型	默认值
31:30	保留	RO	-
29	**HS端接控制（USB2_HS_TERM_EN）** 置为有效时，使能在DP和DM上端接45 kΩ电阻。	R/W	0b
28	**AFE高速静噪（USB2_HS_SQUELCH_B）** 指示HS过采样数据何时有效。低电平有效。 0：数据有效 1：数据无效	RO	0b
27	**AFE高速断开连接（USB2_HS_DISC）** 指示在HS模式下线路断开连接的时间。该信号应仅在HS EOP期间的第32个位时间上被选通。 0：正常状态 1：断开连接状态	RO	0b
26:24	**静噪调节（USB2_SQU_TUNE）** 000：标称100 mV跳变点 001：减小12.5 mV 010：减小25 mV 011：减小37.5 mV 100：减小50 mV 101：减小62.5 mV 110：增大25 mV 111：增大12.5 mV **注：** 该字段受复位保护（RST_PROTECT）保护。	R/W	注14-66
23:0	保留	RO	-

注14-66 该字段的默认值由EEPROM（如果存在）中的配置标志0的静噪阈值（CFG0_SQU_THR）字段的值确定。如果不存在EEPROM，则使用OTP中编程的值。如果未对OTP进行配置，则3’b000为默认值。USB复位或精简复位（LRST）将使该字段恢复为最后一次从EEPROM或OTP加载的映像值，如果EEPROM和OTP均不存在，则将该字段的值设置为000b。

15.0 工作特性

15.1 绝对最大值*

电源电压（**VDDVARIO**、**VDD_SW_IN**和**VDD33_REG_IN**）（注15-1） . . . . . -0.5V至+4.6V

+3.3V模拟电源电压（**VDD33A**）（注15-1） . . . . . -0.5V至+4.6V

+1.2V模拟电源电压（**VDD12A**）（注15-1） . . . . . -0.5V至+1.5V

数字电源电压（**VDD12CORE**）（注15-1） . . . . . -0.5V至+1.5V

输入信号引脚相对于地的正电压 . . . . . +4.6V

输入信号引脚相对于地的负电压 . . . . . -0.5V

存储温度 . . . . . -65°C至+150°C

引脚温度范围 请参见JEDEC规范J-STD-020

HBM ESD性能 . . . . . +/-2 kV

注15-1 通过实验室或系统电源为此器件供电时，务必保证不要超过绝对最大值，否则可能导致器件出现故障。接通或关断交流电源时，某些电源的输出端会出现电压尖峰。此外，交流电源线上的电压瞬变可能会出现在直流输出上。如果存在这种可能性，建议使用钳位电路。

*如果器件的工作条件超过上述绝对最大值，可能对器件造成永久性损坏。上述数值仅是工作条件最大值。器件长时间工作在绝对最大值条件下，其可靠性可能受到影响。我们建议不要使器件工作在超过第15.2节“工作条件**”、第15.5节“直流规范”或本规范任何其他适用章节中规定的最大值的条件下。

15.2 工作条件**

电源电压（**VDD33_REG_IN**）（注15-1） . . . . . +2.97V至+3.63V

电源电压（**VDD_SW_IN**）（注15-1） . . . . . +2.97V至+3.63V

电源电压（**VDDVARIO**）（注15-1） . . . . . +1.62V至+3.63V

+3.3V模拟电源电压（**VDD33A**）（注15-1） . . . . . +2.97V至+3.63V

+1.2V模拟电源电压（**VDD12A**）（注15-1） . . . . . +1.1V至+1.26V

数字电源电压（**VDD12CORE**）（注15-1） . . . . . +1.1V至+1.26V

输入信号引脚相对于地的正电压 . . . . . +3.3V

输入信号引脚相对于地的负电压 . . . . . -0.3V

静止空气中的工作环境温度（T_A） 注15-2

注15-2 商业级为0°C至+70°C，工业级为-40°C至+85°C，扩展级为-40°C至+105°C。

只有在本节规定的范围内才能保证器件正常工作。器件完成上电后，VDDVARIO**和**VDD_SW_IN**必须维持其电压，变化范围不超过±10%。如果在器件上电后电压的变化范围超过±10%，则会导致器件工作时出错。

© 2017 Microchip Technology Inc.

15.3 封装热规范

表15-1： 封装热参数

参数	符号	°C/W	速度（米/秒）
结点到环境的热阻	Θ_{JA}	25	0
结点到外壳顶部的热阻	Θ_{JC}	2.2	0
结点到电路板的热阻	Θ_{JB}	13	0
结点到外壳底部的热阻	Ψ_{JT}	0.2	0

注： 根据JESDN51对多层2S2P PCB中的各个器件测量或估算热参数。

15.4 电流消耗和功耗

本节详细介绍了在不同工作模式下测得的器件功耗。功耗取决于温度、电源电压和外部拉/灌电流要求。

表15-2： 典型的电流消耗和功耗

模式	VDD33A、VDD33_REG_IN和VDD_SW_IN典型值（mA）	VDDVARIO 典型值（mA）			总功率典型值（mW） VDDVARIO =		
		3.3V	2.5V	1.8V	3.3V	2.5V	1.8V
暂停0/1	6	14	13	9	67	51	35
暂停2	3.2	0.4	0.4	0.2	12	12	11
暂停3	46	14	13	9	201	185	169
超高速 1000BASE-T	95	17	15	10	370	351	332
超高速 100BASE-TX	93	7	6	4	330	321	314
超高速 10BASE-T	80	0.9	0.8	0.5	266	265	264
高速 1000BASE-T	28	17	15	10	148	129	111
高速 100BASE-TX	26	7	6	4	109	99	92
高速 10BASE-T	26	0.9	0.8	0.5	87	86	85

15.4.0.1 绝对最大功耗

表15-3： 绝对最大功耗

参数	典型值	单位
绝对最大功耗（VDDVARIO = 3.3V）	425	mW
绝对最大功耗（VDDVARIO = 2.5V）	405	mW
绝对最大功耗（VDDVARIO = 1.8V）	382	mW

15.5 直流规范

表15-4： I/O缓冲器特性

参数	符号	最小值	1.8V（典型值）	2.5V（典型值）	3.3V（典型值）	最大值	单位	注
VIS型输入缓冲器								
低电平输入电压	V_{ILI}	-0.3				0.39*VDDVARIO	V	
高电平输入电压	V_{IHI}	0.63*VDDVARIO				3.6	V	
下降阈值	V_{ILT}	0.67	0.80	1.09	1.42	1.61	V	施密特触发器
上升阈值	V_{IHT}	0.81	0.94	1.22	1.54	1.74	V	施密特触发器
施密特触发器迟滞电压（V_{IHT} - V_{ILT}）	V_{HYS}	100	141	123	127	245	mV	
输入泄漏电流（V_{IN} = VSS或VDDVARIO）	I_{IH}	-10				10	µA	注15-3
输入电容	C_{IN}					2	pF	
O8型输入缓冲器								
低电平输出电压	V_{OL}					0.4	V	I_{OL} = -8 mA
高电平输出电压	V_{OH}	VDDVARIO-0.4					V	I_{OH} = 8 mA
OD8型输入缓冲器								
低电平输出电压	V_{OL}					0.4	V	I_{OL} = -8 mA
O12型输入缓冲器								
低电平输出电压	V_{OL}					0.4	V	I_{OL} = -12 mA
高电平输出电压	V_{OH}	VDDVARIO-0.4					V	I_{OH} = 12 mA
OD12型输入缓冲器								
低电平输出电压	V_{OL}					0.4	V	I_{OL} = -12 mA
ICLK型输入缓冲器（XI输入）								注15-4
低电平输入电压	V_{ILI}	-0.3				0.50	V	
高电平输入电压	V_{IHI}	0.85				VDD33	V	

注15-3 此规范适用于所有输入引脚及三态双向引脚。内部下拉和上拉电阻可使每个引脚增加或减少50 µA（典型值）。

注15-4 XI还可由25 MHz单端时钟振荡器驱动。

15.6 交流规范

本节详细介绍了器件的各种交流时序规范。

注：	RGMII时序遵循HP RGMII规范版本2.0。有关RGMII时序的详细信息，请参见本规范。

© 2017 Microchip Technology Inc.

注：	以太网TX/RX引脚时序符合IEEE 802.3规范。有关以太网时序的详细信息，请参见IEEE 802.3规范。

15.6.1 等效测试负载

除非另外说明，否则输出时序规范假设采用25 pF等效测试负载，如图15-1所示。

图15-1： 输出等效测试负载



15.6.2 RESET_N时序

图15-2给出了RESET_N时序要求。将RESET_N置为有效并不作为一项要求。但如果使用该引脚，则必须使其在规定的最小周期内保持有效状态。

图15-2： RESET_N时序



表15-5： RESET_N时序值

符号	说明	最小值	典型值	最大值	单位
t_{rstia}	RESET_N输入有效时间	1			µs

15.6.3 RGMII时序

本节规定了RGMII接口的发送和接收时序。RGMII接口通过MAC RGMII内部延时寄存器（MAC_RGMII_ID）的RGMII TXC延时使能和RGMII RXC延时使能位支持单独使能/禁止**TXC**和**RXC**延时。后续小节详细介绍了使能/禁止**TXC/RXC**延时的RGMII时序。

注：	所有RGMII时序规范均采用RGMII规范2.0的图3中定义的点对点测试电路。

15.6.3.1 RGMII发送时序（使能TXC延时）

图15-3： RGMII发送时序（使能TXC延时）



表15-6： RGMII发送时序值（使能TXC延时）

符号	说明	最小值	典型值	最大值	单位
t_{txc}	**TXC**周期	注15-5	注15-6	注15-7	ns
t_{clkh}	**TXC**高电平时间	注15-8	50	注15-9	%
t_{clkl}	**TXC**低电平时间	注15-8	50	注15-9	%
t_{setup}	从**TXD[3:0]**和**TX_CTL**建立到**TXC**边沿的时间	1.2			ns
t_{hold}	**TXC**边沿之后的**TXD[3:0]**和**TX_CTL**保持时间	1.2			ns

注15-5 对于1000BASE-T操作为7.2 ns，对于100BASE-TX操作为36 ns，对于10BASE-T操作为360 ns。

注15-6 对于1000BASE-T操作为8.0 ns，对于100BASE-TX操作为40 ns，对于10BASE-T操作为400 ns。

注15-7 对于1000BASE-T操作为8.8 ns，对于100BASE-TX操作为44 ns，对于10BASE-T操作为440 ns。

注15-8 对于1000BASE-T操作为45%，对于100BASE-TX或10BASE-T操作为40%。

注15-9 对于1000BASE-T操作为55%，对于100BASE-TX或10BASE-T操作为60%。

© 2017 Microchip Technology Inc.

15.6.3.2 RGMII发送时序（禁止TXC延时）

图15-4： RGMII发送时序（禁止TXC延时）



表15-7： RGMII发送时序值（禁止TXC延时）

符号	说明	最小值	典型值	最大值	单位
t_{txc}	TXC周期	注15-10	注15-11	注15-12	ns
t_{clkh}	TXC高电平时间	注15-13	50	注15-14	%
t_{clkl}	TXC低电平时间	注15-13	50	注15-14	%
t_{skew}	数据到时钟输出偏移的时间	-500		500	ps

注15-10 对于1000BASE-T操作为7.2 ns，对于100BASE-TX操作为36 ns，对于10BASE-T操作为360 ns。

注15-11 对于1000BASE-T操作为8.0 ns，对于100BASE-TX操作为40 ns，对于10BASE-T操作为400 ns。

注15-12 对于1000BASE-T操作为8.8 ns，对于100BASE-TX操作为44 ns，对于10BASE-T操作为440 ns。

注15-13 对于1000BASE-T操作为45%，对于100BASE-TX或10BASE-T操作为40%。

注15-14 对于1000BASE-T操作为55%，对于100BASE-TX或10BASE-T操作为60%。

15.6.3.3 RGMII接收时序（使能RXC延时）

图15-5： RGMII接收时序（使能RXC延时）



表15-8： RGMII接收时序值（使能RXC延时）

符号	说明	最小值	典型值	最大值	单位
t_{rxc}	**RXC**周期	注15-15	注15-16	注15-17	ns
t_{clkh}	**RXC**高电平时间	注15-18	50	注15-19	%
t_{clkl}	**RXC**低电平时间	注15-18	50	注15-19	%
t_{setup}	从**RXD[3:0]**和**RX_CTL**建立到**RXC**边沿的时间	-0.9			ns
t_{hold}	**RXC**边沿之后的**RXD[3:0]**和**RX_CTL**保持时间	2.7			ns

注15-15 对于1000BASE-T操作为7.2 ns，对于100BASE-TX操作为36 ns，对于10BASE-T操作为360 ns。

注15-16 对于1000BASE-T操作为8.0 ns，对于100BASE-TX操作为40 ns，对于10BASE-T操作为400 ns。

注15-17 对于1000BASE-T操作为8.8 ns，对于100BASE-TX操作为44 ns，对于10BASE-T操作为440 ns。

注15-18 对于1000BASE-T操作为45%，对于100BASE-TX或10BASE-T操作为40%。

注15-19 对于1000BASE-T操作为55%，对于100BASE-TX或10BASE-T操作为60%。

© 2017 Microchip Technology Inc.

15.6.3.4 RGMII接收时序（禁止RXC延时）

图15-6： RGMII接收时序（禁止RXC延时）



表15-9： RGMII接收时序值（禁止RXC延时）

符号	说明	最小值	典型值	最大值	单位
t_{rxc}	**RXC**周期	注15-20	注15-21	注15-22	ns
t_{clkh}	**RXC**高电平时间	注15-23	50	注15-24	%
t_{clkl}	**RXC**低电平时间	注15-23	50	注15-24	%
t_{setup}	从**RXD[3:0]**和**RX_CTL**输入建立到**RXC**边沿的时间	1.0			ns
t_{hold}	从**RXC**边沿起的**RXD[3:0]**和**RX_CTL**输入保持时间	0.8			ns

注15-20 对于1000BASE-T操作为7.2 ns，对于100BASE-TX操作为36 ns，对于10BASE-T操作为360 ns。

注15-21 对于1000BASE-T操作为8.0 ns，对于100BASE-TX操作为40 ns，对于10BASE-T操作为400 ns。

注15-22 对于1000BASE-T操作为8.8 ns，对于100BASE-TX操作为44 ns，对于10BASE-T操作为440 ns。

注15-23 对于1000BASE-T操作为45%，对于100BASE-TX或10BASE-T操作为40%。

注15-24 对于1000BASE-T操作为55%，对于100BASE-TX或10BASE-T操作为60%。

15.6.4 JTAG时序

本节规定了器件的JTAG时序。

图15-7： JTAG时序



表15-10： JTAG时序值

符号	说明	最小值	典型值	最大值	单位
t_{tckp}	**TCK**时钟周期	40			ns
t_{tckhl}	**TCK**时钟高电平/低电平时间	t_{tckp}*0.4		t_{tckp}*0.6	ns
t_{su}	从**TDI**和**TMS**建立到TCK上升沿的时间	10			ns
t_h	从TCK上升沿起的**TDI**和**TMS**保持时间	10			ns
t_{dov}	自TCK下降沿起的**TDO**输出有效时间			16	ns
$t_{doinvld}$	自TCK下降沿起的**TDO**输出无效时间	0			ns

© 2017 Microchip Technology Inc.

15.6.5 EEPROM时序

本节规定了器件的EEPROM时序要求。

图15-8： EEPROM时序



表15-11： EEPROM时序值

符号	说明	最小值	典型值	最大值	单位
t_{ckcyc}	**EECLK**周期时间	1110		1130	ns
t_{ckh}	**EECLK**高电平时间	550		570	ns
t_{ckl}	**EECLK**低电平时间	550		570	ns
t_{cshckh}	在**EECLK**上升沿之前**EECS**保持为高电平的时间	1070			ns
t_{cklcsl}	**EECLK**下降沿至**EECS**低电平的时间	30			ns
t_{dvckh}	在**EECLK**上升沿之前**EEDO**保持有效的时间	550			ns
$t_{ckhinvld}$	在**EECLK**上升沿之后**EEDO**无效的时间	550			ns
t_{dsckh}	**EEDI**建立到**EECLK**上升沿的时间	90			ns
t_{dhckh}	**EECLK**上升沿之后**EEDI**保持的时间	0			ns
t_{ckldis}	**EECLK**低电平至数据禁止的时间（输出）	580			ns
t_{cshdv}	**EECS**为高电平之后**EEDIO**有效的时间（验证）			600	ns
t_{dhcsl}	**EECS**为低电平之后**EEDIO**保持的时间（验证）	0			ns
t_{csl}	**EECS**为低电平的时间	1070			ns

© 2017 Microchip Technology Inc.

15.7 时钟电路

器件可接受25 MHz晶振（首选）或25 MHz单端时钟振荡器（+/- 50 ppm）输入。如果采用单端时钟振荡器方法，**XO**应保持未连接状态，**XI**应由0-3.3V标称时钟信号驱动。输入时钟占空比的最小值为40%，典型值为50%，最大值为60%。

建议对晶振输入/输出信号（**XI/XO**）使用具有匹配并联负载电容的晶振。有关建议的晶振规范，请参见表15-12。

表15-12： 晶振规范

参数	符号	最小值	标称值	最大值	单位	注
晶体切割	AT（典型值）					
晶振模式	基本模式					
晶振校准模式	并联谐振模式					
频率	F_{fund}	-	25.000	-	MHz	
25°C时的频率容差	F_{tol}	-	-	+/-50	PPM	注15-25
随温度变化的频率稳定性	F_{temp}	-	-	+/-50	PPM	注15-25
随时间变化的频率偏差	F_{age}	-	+/-3至5	-	PPM	注15-26
允许的总PPM预算		-	-	+/-50	PPM	注15-27
并联电容	C_O	-	-	6	pF	
负载电容	C_L	-	-	18	pF	
动态电感	LM			10	mH	
驱动电平	P_W	-	-	250	uW	
等效串联电阻	R_1	-	-	50	Ω	
工作温度范围		注15-28	-	注15-29	^oC	
XI引脚电容		-	3（典型值）	-	pF	注15-30
XO引脚电容		-	3（典型值）	-	pF	注15-30

注15-25 频率容差和频率稳定性的最大允许值取决于应用。由于任何特定应用都必须符合IEEE +/-50 PPM总PPM预算要求，因此这两个值之和必须约为+/-45 PPM（允许老化）。

注15-26 随时间变化的频率偏差也被称为老化。

注15-27 根据IEEE 802.3u的规定，发送器时钟频率的总偏差为+/-50 PPM。

注15-28 商业级为0°C，工业/扩展级为-40°C。

注15-29 商业级为+70°C，工业级为+85°C，扩展级为+105°C。

注15-30 此数值包括焊盘、接合线和引线框。该值不包括PCB电容。要准确计算两个外部负载电容的值，需要**XI/XO**引脚和PCB电容值。这两个外部负载电容确定了25.000 MHz频率精度。

© 2017 Microchip Technology Inc.

16.0 封装信息

16.1 封装标识信息



图注：	LAN7801	产品部件编号
	x	温度范围标识 （空白 = 商业级，*i* = 工业级，*v* = 扩展级）
	R	主要产品版本
	XXX	内部工程代码
	e3	雾锡（Matte Tin，Sn）的JEDEC®无铅标志
	V	装配工厂
	COO	原产国
	YYWWNNN	追踪代码

16.2 封装详细信息

注：	最新的封装图请至http://www.microchip.com/packaging查看Microchip封装规范。

图16-1： 64引脚SQFN封装（图）

64引脚塑封正方扁平无脚封装（QFN）——封装代码：R4，主体9x9x0.9 mm，外露焊盘为6.0x6.0 mm，触点长度0.4 mm



Microchip Technology Preliminary Drawing Sheet 1 of 2

© 2017 Microchip Technology Inc.

图16-2： 64引脚SQFN封装（尺寸）

64引脚塑封正方扁平无脚封装（QFN）——封装代码：R4，主体9x9x0.9 mm，外露焊盘为6.0x6.0 mm，触点长度0.4 mm



Units		MILLIMETERS		
Dimension Limits		MIN	NOM	MAX
Number of Pins	N	64		
Pitch	e	0.50 BSC		
Overall Height	A	0.80	0.90	1.00
Standoff	A1	0.00	0.02	0.05
Contact Thickness	A3	0.20 REF		
Overall Width	E	9.00 BSC		
Exposed Pad Width	E2	5.90	6.00	6.10
Overall Length	D	9.00 BSC		
Exposed Pad Length	D2	5.90	6.00	6.10
Contact Width	b	0.18	0.25	0.30
Contact Length	L	0.30	0.40	0.50
Contact-to-Exposed Pad	K	0.90	1.10	-

Notes:

1. Pin 1 visual index feature may vary, but must be located within the hatched area.
2. Package is saw singulated.
3. Dimensioning and tolerancing per ASME Y14.5M.
   BSC: Basic Dimension. Theoretically exact value shown without tolerances.
   REF: Reference Dimension, usually without tolerance, for information purposes only.

Microchip Technology Preliminary Drawing Sheet 2 of 2

17.0 版本历史

表17-1： 版本历史

版本与日期	章节/图/条目	修正
DS00002123E（07-06-17）	图4-1“电源连接图”	修改了图4-1下方的注
DS00002123D（06-12-17）	表3-2，“引脚说明”	从“开关输入电压”说明中删除了+2.5V。
	图4-1“电源连接图”	将+2.5-3.3V更改为+3.3V
	第15.0节“工作特性”	更新了第15.4节“电流消耗和功耗”
	产品标识体系	更新了汽车级扩展选项的订购代码信息。
DS00002123C（12-19-16）	第3.2节“引脚说明”（第12页）	更新了引脚23-34和1-2的定义。
	第14.1.23节“USB配置寄存器1（USB_CFG1）”	更新了bit 12:9的说明。
	第15.6.3节“RGMII时序”（第230页）	更新了RGMII时序图。
	封面、简介和产品标识体系	更新了温度范围信息以指示汽车。在订购代码矩阵中增加了汽车代码。
DS00002123B（10-17-16）	产品标识体系	更新了订购代码。
DS00002123A（03-09-16）	全部	初始版本

© 2017 Microchip Technology Inc.

MICROCHIP 网站

Microchip 网站（www.microchip.com）为客户提供在线支持。客户可通过该网站方便地获取文件和信息。只要使用常用的互联网浏览器即可访问。网站提供以下信息：

- **产品支持** —— 数据手册和勘误表、应用笔记和示例程序、设计资源、用户指南以及硬件支持文档、最新的软件版本以及归档软件
- **一般技术支持** —— 常见问题解答 （FAQ）、技术支持请求、在线讨论组以及 Microchip 顾问计划成员名单
- **Microchip 业务** —— 产品选型和订购指南、最新 Microchip 新闻稿、研讨会和活动安排表、 Microchip 销售办事处、代理商以及工厂代表列表

变更通知客户服务

Microchip 的变更通知客户服务有助于客户了解 Microchip 产品的最新信息。注册客户可在他们感兴趣的某个产品系列或开发工具发生变更、更新、发布新版本或勘误表时，收到电子邮件通知。

欲注册，请登录 Microchip 网站 www.microchip.com。在 “支持”（Support）下，点击 “变更通知客户 （Customer Change Notification）” 服务后按照注册说明完成注册。

客户支持

Microchip 产品的用户可通过以下渠道获得帮助：

- 代理商或代表
- 当地销售办事处
- 应用工程师 （FAE）
- 技术支持

客户应联系其代理商、代表或应用工程师 （FAE）寻求支持。当地销售办事处也可为客户提供帮助。本文档后附有销售办事处的联系方式。

也可通过 http://microchip.com/support 获得网上技术支持。

产品标识体系

欲订货或获取价格、交货等信息，请与我公司生产厂或各销售办事处联系。

部件编号	[X](1)	-	[X]	/	XXX	[XXX]
器件	卷带式选项		温度范围		封装	汽车代码

器件：	LAN7801		
卷带式选项：	空白	=	标准包装（托盘式）
	T	=	卷带式（注1）
温度范围：	空白	=	0°C至 +70°C （商业级）
	I	=	-40°C至 +85°C （工业级/汽车级）
	V	=	-40°C至 +105°C （汽车扩展级）
封装：	9JX	=	64引脚SQFN
汽车代码：	Vxx	=	3字符代码，带有“V”前缀，指定汽车产品。

示例：

a) LAN7801/9JX
托盘式，商业级温度，64引脚SQFN

b) LAN7801T-I/9JX
卷带式，工业级温度，64引脚SQFN

c) LAN7801T-I/9JXVAO
卷带式，汽车级温度，64引脚SQFN

d) LAN7801T-V/9JXVAO
卷带式，扩展级温度，64引脚SQFN

注 1： 卷带式标识符仅出现在产品目录的部件编号描述中。该标识符用于订货目的，不会印刷在器件封装上。关于包装是否提供卷带式选项的信息，请咨询当地的Microchip销售办事处。

© 2017 Microchip Technology Inc.

请注意以下有关 Microchip 器件代码保护功能的要点：

- Microchip 的产品均达到 Microchip 数据手册中所述的技术指标。
- Microchip 确信：在正常使用的情况下， Microchip 系列产品是当今市场上同类产品中最安全的产品之一。
- 目前，仍存在着恶意、甚至是非法破坏代码保护功能的行为。就我们所知，所有这些行为都不是以 Microchip 数据手册中规定的操作规范来使用 Microchip 产品的。这样做的人极可能侵犯了知识产权。
- Microchip 愿与那些注重代码完整性的客户合作。
- Microchip 或任何其他半导体厂商均无法保证其代码的安全性。代码保护并不意味着我们保证产品是 “牢不可破”的。

代码保护功能处于持续发展中。 Microchip 承诺将不断改进产品的代码保护功能。任何试图破坏 Microchip 代码保护功能的行为均可视为违反了 《数字器件千年版权法案 （Digital Millennium Copyright Act）》。如果这种行为导致他人在未经授权的情况下，能访问您的软件或其他受版权保护的成果，您有权依据该法案提起诉讼，从而制止这种行为。

提供本文档的中文版本仅为了便于理解。请勿忽视文档中包含的英文部分，因为其中提供了有关 Microchip 产品性能和使用情况的有用信息。Microchip Technology Inc. 及其分公司和相关公司、各级主管与员工及事务代理机构对译文中可能存在的任何差错不承担任何责任。建议参考 Microchip Technology Inc. 的英文原版文档。

本出版物中所述的器件应用信息及其他类似内容仅为您提供便利，它们可能由更新之信息所替代。确保应用符合技术规范，是您自身应负的责任。**Microchip 对这些信息不作任何明示或暗示、书面或口头、法定或其他形式的声明或担保，包括但不限于针对其使用情况、质量、性能、适销性或特定用途的适用性的声明或担保。** Microchip 对因这些信息及使用这些信息而引起的后果不承担任何责任。如果将 Microchip 器件用于生命维持和 / 或生命安全应用，一切风险由买方自负。买方同意在由此引发任何一切伤害、索赔、诉讼或费用时，会维护和保障 Microchip 免于承担法律责任，并加以赔偿。除非另外声明，在 Microchip 知识产权保护下，不得暗中或以其他方式转让任何许可证。

Microchip 位于美国亚利桑那州 Chandler 和 Tempe 与位于俄勒冈州 Gresham的全球总部、设计和晶圆生产厂及位于美国加利福尼亚州和印度的设计中心均通过了 ISO/TS-16949:2009 认证。 Microchip 的 PIC® MCU 与 dsPIC® DSC、KEELOQ® 跳码器件、串行 EEPROM、单片机外设、非易失性存储器和模拟产品严格遵守公司的质量体系流程。此外，Microchip 在开发系统的设计和生产方面的质量体系也已通过了 ISO 9001:2000 认证。

QUALITY MANAGEMENT SYSTEM
CERTIFIED BY DNV
═ ISO/TS 16949 ═

商标

Microchip 的名称和徽标组合、 Microchip 徽标、 AnyRate、 AVR、 AVR 徽标、 AVR Freaks、 BeaconThings、 BitCloud、 CryptoMemory、 CryptoRF、 dsPIC、 FlashFlex、 flexPWR、 Heldo、 JukeBlox、 KEELOQ、 KEELOQ 徽标、 Kleer、 LANCheck、 LINK MD、 maXStylus、 maXTouch、 MediaLB、 megaAVR、 MOST、 MOST 徽标、 MPLAB、 OptoLyzer、 PIC、 picoPower、 PICSTART、 PIC32 徽标、 Prochip Designer、 QTouch、 RightTouch、 SAM-BA、 SpyNIC、 SST、 SST 徽标、 SuperFlash、 tinyAVR、 UNI/O 及 XMEGA 均为 Microchip Technology Inc. 在美国和其他国家或地区的注册商标。

ClockWorks、 The Embedded Control Solutions Company、 EtherSynch、 Hyper Speed Control、 HyperLight Load、 IntelliMOS、 mTouch、 Precision Edge 和 Quiet-Wire 均为 Microchip Technology Inc. 在美国的注册商标。

Adjacent Key Suppression、 AKS、 Analog-for-the-Digital Age、 Any Capacitor、 AnyIn、 AnyOut、 BodyCom、 chipKIT、 chipKIT 徽标、 CodeGuard、 CryptoAuthentication、 CryptoCompanion、 CryptoController、 dsPICDEM、 dsPICDEM.net、 Dynamic Average Matching、 DAM、 ECAN、 EtherGREEN、 In-Circuit Serial Programming、 ICSP、 Inter-Chip Connectivity、 JitterBlocker、 KleerNet、 KleerNet 徽标、 Mindi、 MiWi、 motorBench、 MPASM、 MPF、 MPLAB Certified 徽标、 MPLIB、 MPLINK、 MultiTRAK、 NetDetach、 Omniscient Code Generation、 PICDEM、 PICDEM.net、 PICkit、 PICtail、 PureSilicon、 QMatrix、 RightTouch 徽标、 REAL ICE、 Ripple Blocker、 SAM-ICE、 Serial Quad I/O、 SMART-I.S.、 SQI、 SuperSwitcher、 SuperSwitcher II、 Total Endurance、 TSHARC、 USBCheck、 VariSense、 ViewSpan、 WiperLock、 Wireless DNA 和 ZENA 均为 Microchip Technology Inc. 在美国和其他国家或地区的商标。

SQTP 为 Microchip Technology Inc. 在美国的服务标记。

Silicon Storage Technology 为 Microchip Technology Inc. 在除美国外的国家或地区的注册商标。

GestIC 为 Microchip Technology Inc. 的子公司 Microchip Technology Germany II GmbH & Co. & KG 在除美国外的国家或地区的注册商标。

在此提及的所有其他商标均为各持有公司所有。

© 2017, Microchip Technology Inc. 版权所有。

ISBN：978-1-5224-1476-6

全球销售及服务网点

美洲

公司总部 Corporate Office
2355 West Chandler Blvd.
Chandler, AZ 85224-6199
Tel: 1-480-792-7200
Fax: 1-480-792-7277
技术支持：
http://www.microchip.com/support
网址：www.microchip.com

亚特兰大 Atlanta
Duluth, GA
Tel: 1-678-957-9614
Fax: 1-678-957-1455

奥斯汀 Austin, TX
Tel: 1-512-257-3370

波士顿 Boston
Westborough, MA
Tel: 1-774-760-0087
Fax: 1-774-760-0088

芝加哥 Chicago
Itasca, IL
Tel: 1-630-285-0071
Fax: 1-630-285-0075

达拉斯 Dallas
Addison, TX
Tel: 1-972-818-7423
Fax: 1-972-818-2924

底特律 Detroit
Novi, MI
Tel: 1-248-848-4000

休斯敦 Houston, TX
Tel: 1-281-894-5983

印第安纳波利斯 Indianapolis
Noblesville, IN
Tel: 1-317-773-8323
Fax: 1-317-773-5453
Tel: 1-317-536-2380

洛杉矶 Los Angeles
Mission Viejo, CA
Tel: 1-949-462-9523
Fax: 1-949-462-9608
Tel: 1-951-273-7800

罗利 Raleigh, NC
Tel: 1-919-844-7510

纽约 New York, NY
Tel: 1-631-435-6000

圣何塞 San Jose, CA
Tel: 1-408-735-9110
Tel: 1-408-436-4270

加拿大多伦多 Toronto
Tel: 1-905-695-1980
Fax: 1-905-695-2078

亚太地区

中国 - 北京
Tel: 86-10-8569-7000

中国 - 成都
Tel: 86-28-8665-5511

中国 - 重庆
Tel: 86-23-8980-9588

中国 - 东莞
Tel: 86-769-8702-9880

中国 - 广州
Tel: 86-20-8755-8029

中国 - 杭州
Tel: 86-571-8792-8115

中国 - 南京
Tel: 86-25-8473-2460

中国 - 青岛
Tel: 86-532-8502-7355

中国 - 上海
Tel: 86-21-3326-8000

中国 - 沈阳
Tel: 86-24-2334-2829

中国 - 深圳
Tel: 86-755-8864-2200

中国 - 苏州
Tel: 86-186-6233-1526

中国 - 武汉
Tel: 86-27-5980-5300

中国 - 西安
Tel: 86-29-8833-7252

中国 - 厦门
Tel: 86-592-238-8138

中国 - 香港特别行政区
Tel: 852-2943-5100

中国 - 珠海
Tel: 86-756-321-0040

台湾地区 - 高雄
Tel: 886-7-213-7830

台湾地区 - 台北
Tel: 886-2-2508-8600

台湾地区 - 新竹
Tel: 886-3-577-8366

亚太地区

澳大利亚 Australia - Sydney
Tel: 61-2-9868-6733

印度 India - Bangalore
Tel: 91-80-3090-4444

印度 India - New Delhi
Tel: 91-11-4160-8631

印度 India - Pune
Tel: 91-20-4121-0141

日本 Japan - Osaka
Tel: 81-6-6152-7160

日本 Japan - Tokyo
Tel: 81-3-6880-3770

韩国 Korea - Daegu
Tel: 82-53-744-4301

韩国 Korea - Seoul
Tel: 82-2-554-7200

马来西亚 Malaysia - Kuala Lumpur
Tel: 60-3-7651-7906

马来西亚 Malaysia - Penang
Tel: 60-4-227-8870

菲律宾 Philippines - Manila
Tel: 63-2-634-9065

新加坡 Singapore
Tel: 65-6334-8870

泰国 Thailand - Bangkok
Tel: 66-2-694-1351

越南 Vietnam - Ho Chi Minh
Tel: 84-28-5448-2100

欧洲

奥地利 Austria - Wels
Tel: 43-7242-2244-39
Fax: 43-7242-2244-393

丹麦 Denmark - Copenhagen
Tel: 45-4450-2828
Fax: 45-4485-2829

芬兰 Finland - Espoo
Tel: 358-9-4520-820

法国 France - Paris
Tel: 33-1-69-53-63-20
Fax: 33-1-69-30-90-79

德国 Germany - Garching
Tel: 49-8931-9700

德国 Germany - Haan
Tel: 49-2129-3766400

德国 Germany - Heilbronn
Tel: 49-7131-67-3636

德国 Germany - Karlsruhe
Tel: 49-721-625370

德国 Germany - Munich
Tel: 49-89-627-144-0
Fax: 49-89-627-144-44

德国 Germany - Rosenheim
Tel: 49-8031-354-560

以色列 Israel - Ra'anana
Tel: 972-9-744-7705

意大利 Italy - Milan
Tel: 39-0331-742611
Fax: 39-0331-466781

意大利 Italy - Padova
Tel: 39-049-7625286

荷兰 Netherlands - Drunen
Tel: 31-416-690399
Fax: 31-416-690340

挪威 Norway - Trondheim
Tel: 47-7289-7561

波兰 Poland - Warsaw
Tel: 48-22-3325737

罗马尼亚 Romania - Bucharest
Tel: 40-21-407-87-50

西班牙 Spain - Madrid
Tel: 34-91-708-08-90
Fax: 34-91-708-08-91

瑞典 Sweden - Gothenberg
Tel: 46-31-704-60-40

瑞典 Sweden - Stockholm
Tel: 46-8-5090-4654

英国 UK - Wokingham
Tel: 44-118-921-5800
Fax: 44-118-921-5820

© 2017 Microchip Technology Inc.