

# 应用指南AN-62

## LYTSwitch-2产品系列

### 设计指南与注意事项

#### 简介

LYTSwitch™-2产品系列由一组高度集成的单片开关IC构成，可用于设计最高输出功率为12 W的离线式电源。LYTSwitch-2 IC能够提供恒压和恒流(CV/CC)输出调整，而无需使用光耦器或次级反馈电路，非常适合镇流器（外部）和灯泡（内部）应用的LED驱动器设计。ON/OFF控制可以优化不同负载及输入电压下的效率，使设计轻松满足低空载功耗及高效率要求。

LYTSwitch-2系列中的每款产品都在一个硅片上集成了一个高压功率MOSFET及控制器。内部连接到漏极的高压电流源在启动阶段提供偏置电流，从而省去了外部启动电路元件。内部振荡器具有频率调制（抖动）特性，可以降低EMI。此外，IC还集成了系统级保护功能。自动重启功能

可以在过载、输出短路和开路条件下限制电源MOSFET、变压器及输出二极管中的功率耗散。自动恢复迟滞热关断功能可以在发生热失效时禁止MOSFET开关。

Power Integrations的EcoSmart™技术可让使用LYTSwitch-2产品系列设计的电源在230 VAC下的空载功耗小于200 mW（不带外部偏置电路），使用低成本偏置电路时功耗将低于30 mW。

#### 基本电路配置

图1所示为使用LYTSwitch-2 IC设计的反激式电源的电路图。由于LYTSwitch-2 IC具有非常高的集成度，因此仅需考虑少量的元件参数设计问题，即可将一个电路配置用到所有应用场合。




图1. 具有初级检测反馈及偏置供电的典型LYTSwitch-2反激式电源

## 范围

本应用指南用于帮助工程师使用LYTSwitch-2系列IC设计隔离反激式AC-DC电源。工程师可以利用本文所述的指导方法快速选择所需的关键元件并完成合适的变压器设计。本应用指南利用PI Expert™设计软件套件的组件PIXIs设计表格进行设计，该软件可从<http://www.power.com/en/design-support/pi-expert-design-software>下载。

除了本应用指南之外，您还会发现LYTSwitch-2参考设计套件（RDK，其中包括工程原型板及器件样品）非常有用，可作为新设计的起点。

有关PI Expert下载、RDK获取以及本文档更新内容的更多详细信息，请访问[www.power.com](http://www.power.com)。

## 快速入门

如果想立即开始设计，则可以使用下列方法，为第一个工程原型设计出一个变压器并选择相应的元器件。只要将下述信息输入PIXIs表格，其他参数就会自动选取出来。方括号当中的数值表示PIXIs表格中单元的位置。

- 输入交流输入电压范围，包括 $V_{AC\_MIN}$ 、 $V_{AC\_MAX}$ 及最小工频 [B3, B4, B5]。
- 输入应用类型（镇流器CV或CC，或者为灯泡）[B6]。
- 输入额定输出电压 $V_o$  [B7]。
- 输入额定输出电流[B8]。
- 输入效率估计值[B10] – 以小数格式输入。
  - 对于通用输入电压范围(90-265 VAC)或单电压100/115 VAC (90-132 VAC)输入取值0.8；对于单电压230 VAC (180-265 VAC)输入取值0.85。在最低交流输入电压 $V_{AC\_MIN}$ 和最大负载条件下测量首件原型板的效率后，您将能够根据需要调整设计表格中的取值。
- 输入损耗分配因子Z [B11]。
  - 对于典型的应用取值0.5（完成首件原型板评估后相应地调整该取值）
- 输入 $C_{in}$ 输入滤波电容容量[B13]。
  - 对于通用电压(90-265 VAC)或单电压(100/115 VAC)输入取值 $\geq 2 \mu\text{F}/\text{W}$ 。
  - 对于单电压230 VAC（或180-265 VAC）输入取值 $\geq 1 \mu\text{F}/\text{W}$ 。
  - 注：选择LYTSwitch-2器件后，如果计算得出的最大占空比[D64]大于55%，则需加大输入滤波电容容量。
- 从下拉列表中选择LYTSwitch-2器件型号或自动选择[B18]。
  - 使用从表1中的信息选择器件。
- 输入最大工作频率FS [B22]。（FS是具有额定元件值的最大工作频率。）
  - 注：推荐的频率在60 kHz到90 kHz之间。
- 输入 $V_{DS}$  [B24]，即导通状态下的漏-源极压降。如果没有合适的数值，取值10 V。
- 输入输出整流管的正向导通压降 $V_o$  [B25]。对肖特基二极管取值0.5 V，对于超快速或标准PN结二极管取值0.7。
- 确认 $K_p$  [D26]大于1.3，确保非连续工作。为取得最佳调整性能，选取大于1.5的 $K_p$ 值。
- 选择是外部偏置还是自偏置[B35]。
  - 选择外部偏置可提高效率并降低空载输入功耗。
  - 如果在[B35]中选择了外部偏置，则输入所需的偏置电压[B36]。当 $V_o$ 小于10 V时，建议电压取值10 V，以降低空载输入功耗。

## 输出功率表<sup>2</sup>

产品 <sup>5</sup>	90-308 VAC	
	封闭灯泡 <sup>3</sup>	镇流器驱动器 <sup>4</sup>
LYT2002D	5 W	6 W
LYT2003D	6 W	7 W
LYT2004D	7 W	8 W
LYT2004E/K	9 W	10 W
LYT2005E/K	10 W	12 W

表1. 输出功率表

注释：

- 施加到旁路引脚的额定输入和偏置供电。
- 在典型设计中的性能。
- 最大连续输出功率是在典型的无风冷灯泡中、环境温度为+50 °C（器件 $T_c \leq 100$  °C）的条件下测量得到的。
- 最大的实际连续输出功率是在敞开放式设计及有足够的散热、环境温度为+50 °C的条件下测量得到的。
- 封装：D: SO-8C, E: eSIP-7C, K: eSOP-12B。

- 在 $D_{CON}$  [B40]输入 > 4.6  $\mu\text{s}$ ，即输出整流管的导通时间
- 从下拉菜单中选择磁芯类型[B48]。如果所需的磁芯未列出，则输入磁芯参数 $A_e$ 、 $L_e$ 、 $A_l$ 及 $B_w$  ([B51] [B52] [B53] [B54])。
- 如果需要挡墙，在[B55]中输入挡墙宽度。
  - 注：这样绕组宽度将会减小输入值的2倍。
- 输入初级绕组层数L [B56]。最多使用4层，以限制初级漏感值。
- 输入初级电感公差 $L_{P(TOLERANCE)}$  [B73]。
- 输入变压器磁芯的最大磁通密度BM TARGET [B76]。
  - 注：将磁通密度限制到2500 Gauss，使变压器的音频噪声维持在可接受的水平。按照F栏的指导方法操作。
- 确认磁芯气隙 $L_g$  [D81]、线规格AWG [D85]以及初级绕组电流密度CMA [D88]均可接受。
- 确认LYTSwitch-2漏极电压[D99]小于680 V。
- $R_{UPPER}$  [D43]和 $R_{LOWER}$  [D44]反馈电阻值自动提供（图1）。
- 输入PIVS [D100]和 $I_{SRMS}$  [D93]可确定适当的输出整流管。
- 选择输入电容电压额定值（大于 $V_{MAX}$  [D61]），并选择纹波电流额定值（大于 $I_{RIPPLE}$  [D67]）。
- 输入 $V_o$  [B7]、 $I_{SP}$  [D92]及 $I_{RIPPLE}$  [D94]可选择适当的输出滤波电容。
- 输入 $I_{AVG}$  [D65]以及介于600 V和1000 V之间的峰值反向电压估计值，可确定输入整流二极管（通常为1N4006或1N4007型）。
- 输入 $I_{AVG}$  [D65]可确定适当的输入滤波电感电流额定值。通常情况下，使用1 mH到3 mH的电感值足可满足传导EMI限值。
- 制作好电源原型后，测量最大输出功率时的输出电压和电流。分别在单元格[B103]和[B104]中输入 $R_{UPPER\_ACTUAL}$ 和 $R_{LOWER\_ACTUAL}$ 值。
- 在单元格[B105]中输入测量出的电压值。在单元格[B106]中输入从恒压工作切换到恒流工作时测量出的电流值。PIXIs可微调电源的反馈电阻值。在 $R_{UPPER\_FINE}$  [D107]和 $R_{LOWER\_FINE}$  [D108]单元格中输入最近1%值的电阻。

## 详细设计步骤

第1步 - 输入应用变量  $V_{AC\_MIN}$ 、 $V_{AC\_MAX}$ 、 $f_L$ 、  
应用类型、 $V_O$ 、 $I_O$ 、 $\eta$ 、 $Z$ 、 $t_C$ 、 $C_{IN}$

ENTER APPLICATION VARIABLES			
VACMIN		90 V	Minimum AC Input Voltage
VACMAX		265 V	Maximum AC Input Voltage
fL		50 Hz	AC Mains Frequency
Application Type	Ballast-CC	Ballast-CC	Choose application type
VO		30.00 V	Output Voltage. This value is recommended to be 10% higher than the maximum LED Voltage
IO		0.30 A	Power Supply Output Current (corresponding to peak power)
Power		9.00 W	Continuous Output Power
n		0.85	Efficiency Estimate at output terminals
Z		0.50	Z Factor. Ratio of secondary side losses to the total losses in the power supply. Use 0.5 if no better data available
tC		3.00 ms	Bridge Rectifier Conduction Time Estimate
CIN		24.00 uF	Input Capacitance

图2. 设计表格中的输入应用变量部分




图3. 输出特性包络的定义说明

从表2当中确定输入电压范围。

额定输入电压(VAC)	$V_{AC\_MIN}$	$V_{AC\_MAX}$
100/115	90	132
230	180	265
通用电压范围	90	265

表2. 标准的全球输入电压范围

注：对于只有直流输入的设计，在设计表格的灰色单元格中直接输入直流输入电压的最小值  $V_{MIN}$  和最大值  $V_{MAX}$ （见图4）。

工频,  $f_L$ 

对于通用输入电压或单电压100 VAC输入取值50 Hz，对于单电压115 VAC输入取值60 Hz，对于单电压230 VAC输入取值50 Hz。这些值代表典型频率，而非最小频率，但对大多数应用而言，这些值足以满足总体设计裕量。为绝对最差情况进行设计时，将频率降低6%（降到47 Hz或56 Hz）。如果是半波整流，可以使用  $f_L/2$ 。如果是直流输入，直接将电压输入单元格[B60]和[B61]。

额定输出电压,  $V_O$  (V)

对于恒流镇流器或灯泡设计，将  $V_O$  值设置为比最大LED负载电压高出10%。对于恒压镇流器设计， $V_O$  设为额定输出电压。输出电压在传递额定输出电流的连接电缆的末端进行测量。

额定输出电流,  $I_O$  (A)

对于恒流镇流器或灯泡设计， $I_O$  是额定输出电压下的额定输出电流。对于恒压镇流器设计，输入比指定输出电流高出10%的值。10%的因子可以确保电源在所有条件下提供所要求输出电流的同时维持在恒压模式。如果设计的是外部适配器，其额定输出电压和电流可能与标称值不一致。标称值通常表示适配器的最小输出电压和电流。有关输出电压和电流的定义说明，请参见图3。输出电压的公差为  $\pm 5\%$ （包括初始公差及整个温度范围）。

电源效率,  $\eta$ 

输入电源的估计功率。即在满载及最差输入电压（通常为最低输入电压）条件下于输出电缆末端（如果适用）测得的效率。对于通用输入电压范围(90-265 VAC)或单电压100/115 VAC (90-132 VAC)输入取值0.8；对于单电压230 VAC (180-265 VAC)输入取值0.85。完成首件原型板后在峰值功率点、 $V_{AC\_MIN}$  和  $V_{AC\_MAX}$  条件下测量其效率，再相应地调整表格中估计的效率取值。

电源损耗分配因子,  $Z$ 

此参数表示电源次级侧功耗在初级侧和次级侧总功耗中所占的比例。 $Z$  参数与计算出的效率一起决定输入功率级必须提供的功率。例如，功率级（通过变压器传输）不会处理在输入级（EMI滤波器、整流电路等）的损耗，尽管输入级的损耗降低了效率，但不会影响变压器的设计。

$$Z = \frac{\text{次级损耗}}{\text{总体损耗}}$$

如果没有其他数据，则取值0.5。

DC INPUT VOLTAGE PARAMETERS			
V <sub>MIN</sub>		100.12 V	Minimum DC bus voltage
V <sub>MAX</sub>		374.77 V	Maximum DC bus voltage

图4. 设计表格中的直流输入电压参数部分

**桥式二极管的导通时间,  $t_c$  (ms)**

此参数是AC输入正弦波为输入电容进行充电的时间（此时输入二极管导通）。它用于计算VAC<sub>(MIN)</sub>下输入电容上的最低电压。通过测量输入电流波形可以计算出 $t_c$ 的实际值。如果没有其他数据，则取值3 ms。

**总输入电容量,  $C_{IN}$  ( $\mu$ F)**

输入总输入电容量（参照表3）。电容量用于计算大容量电容的最低电压V<sub>MIN</sub>。为C<sub>IN</sub>选取一个值，使V<sub>MIN</sub> > 70 V。

每瓦特输出功率应使用的总输入电容量( $\mu$ F/W)	
交流输入电压(VAC)	全波整流
100/115	2
230	1
90-265	3

表3. 不同的输入电压范围建议的总输入电容量

**第2步 – 输LYTSwitch-2变量: LYTSwitch-2器件和封装、 $F_s$ 、 $V_{DS}$ 及 $V_D$** 

从表4中选择正确的LYTSwitch-2器件。如果选择“自动”，PIXIs将相应地选择适当的器件尺寸。

**输出功率表**

产品	90-308 VAC	
	封闭灯泡	镇流器驱动器r
LYT2002D	5 W	6 W
LYT2003D	6 W	7 W
LYT2004D	7 W	8 W
LYT2004E/K	9 W	10 W
LYT2005E/K	10 W	12 W

表4. 输出功率表

**选择工作频率,  $F_s$** 

输入额定工作开关频率 $F_s$ 。 $F_s$ 是电源在额定峰值输出功率点进行工作时的开关频率。更改 $F_s$ 值可用于调整 $K_p$ 、 $L_p$ 及 $N_p$ 。在60 kHz和90 kHz之间选择频率范围。最小及最大工作频率的大小取决于 $L_p$ 的公差和内部电流限流点。如果计算得出的最小或最大频率不在60 kHz到90 kHz的范围内，将出现一个警告。

**LYTSwitch-2导通状态漏-源极电压,  $V_{DS}$  (V)**

此参数为LYTSwitch-2的漏极源极间的平均导通电压。如果没有输入相应的值，PIXIs将使用默认值10 V。

**输出二极管正向电压降,  $V_D$  (V)**

输入输出二极管的平均正向电压降。如果没有提供特定二极管数据，则对肖特基二极管取值0.5，对PN结型二极管取值为0.7 V。 $V_D$ 的默认值为0.5 V。

**初级MOSFET关断时间与次级二极管导通时间的比例,  $K_p$** 

为了实现正确调整，LYTSwitch-2要求电源在非连续导通模式(DCM)下工作。确认 $K_p$ 大于1.3，确保非连续工作。建议取值大于1.5 V。 $K_p$ 应始终大于1， $K_p$ 表示非连续导通模式，并且是初级MOSFET关断时间与次级二极管导通时间的比例。

$$K_p \equiv K_{DP} = \frac{(1-D) \times T}{t} = \frac{V_{OR} \times (1-D_{MAX})}{(V_{MIN} - V_{DS}) \times D_{MAX}}$$

**反馈绕组参数**

反馈绕组参数由PIXIs设计表格计算出。 $N_{FB}$ 是变压器中反馈绕组的圈数。 $V_{FLY}$ 和 $V_{FOR}$ 表示MOSFET在导通( $V_{FOR}$ )或关断( $V_{FLY}$ )期间反馈绕组上的电压。

**偏置绕组参数**

如果在单元格[B35]中选择了外部偏置，则为 $V_b$ 输入偏置电压（图7）。 $N_b$ 是叠加在反馈线圈顶部（AC叠加）的额外圈数。

**第3步 – 选择输出整流二极管导通时间,  $D_{CON}$  ( $\mu$ s)**

$D_{CON}$ 是电源在峰值输出功率时的输出二极管导通时间。更改 $D_{CON}$ 的值可调整初级和反馈绕组的圈数，从而可以更好地利用骨架绕组窗口。增大 $D_{CON}$ 值将会增加圈数。

ENTER LYTSwitch-2 VARIABLES			
Chosen Device	Auto	LYT2004K/E	Chosen LYTSwitch-2 device
ILIMITMIN		0.46 A	Minimum Current Limit
ILIMITTYP		0.50 A	Typical Current Limit
ILIMITMAX		0.53 A	Maximum Current Limit
FS		80.00 kHz	Typical Device Switching Frequency at maximum power
VOR		94.71 V	Reflected Output Voltage (VOR < 135 V Recommended)
VDS		10.00 V	LYTSwitch-2 on-state Drain to Source Voltage
VD		0.50 V	Output Winding Diode Forward Voltage Drop
KP		1.28	Design will work, but for optimum CC regulation and audible noise, please use a KP larger than 1.30. You can either increase VMIN, or decrease FS, or increase part size to achieve this

图5. 设计表格中的输入LYTSwitch-2变量部分

FEEDBACK WINDING PARAMETERS			
NFB		13.00	Feedback winding turns
VFLY		20.87 V	Flyback Voltage - Voltage on Feedback Winding during switch off time
VFOR		22.06 V	Forward voltage - Voltage on Feedback Winding during switch on time

图6. 设计表格中的反馈绕组参数部分

BIAS WINDING PARAMETERS			
BIAS	Self bias	Self bias	Select between self bias or external bias to supply the IC.
VB		N/A V	Feedback Winding Voltage (VFLY) is greater than 20 V. The feedback winding itself can be used to provide external bias to the LYTSwitch. Additional Bias winding is not required.
NB		N/A	Bias Winding number of turns
REXT		N/A k-ohm	Suggested value of BYPASS pin resistor (use standard 5% resistor)

图7. 设计表格中的偏置绕组参数部分

DESIGN PARAMETERS			
DCON		4.60 us	Desired output diode conduction time
DCON_FINAL		4.65 us	Final output conduction diode, assuming integer values for NP and NS
TON		4.40 us	LYTSwitch-2 On-time (calculated at minimum inductance)
RUPPER		83.54 k-ohm	Upper resistor in Feedback resistor divider. Once the initial prototype is running, it may be necessary to use the fine tuning section of this spreadsheet to adjust to the correct output current
RLOWER		8.56 k-ohm	Lower resistor in resistor divider

图8. 设计表格中的设计参数部分

将 $D_{CON}$ 的最小值控制到 $4.6 \mu s$ ，可确保在轻载条件下对反馈绕组进行采样时（在内部MOSFET关断 $2.5 \mu s$ 后），输出二极管仍受控制。 $D_{CON}$ 的最大值通常由 $K_p$ 值控制。随着 $D_{CON}$ 的增大， $K_p$ 将会减小，直至达到其最小值1.3。

电阻 $R_{UPPER}$ 和 $R_{LOWER}$ （图1）是反馈绕组电阻（图1）的初始计算值。

#### 第4步 – 根据输出功率选择磁芯和骨架， 并输入 $A_E$ 、 $L_E$ 、 $A_L$ 、 $B_W$ 、 $L$

这些符号分别代表磁芯等效截面积 $A_E$  ( $mm^2$ )、磁芯等效路径长度 $L_E$  (mm)、无气隙的磁芯等效电感 $A_L$  (nH/Turn $^2$ )、骨架宽度 $B_W$  (mm)以及初级绕组层数 $L$ 。

在默认情况下，如果磁芯选择单元格为空，数据表格会自动选用最小的磁芯尺寸以满足峰值磁通密度限制。用户也可对其进行改变，选用其他容易得到的常用磁芯（如表6所示）。

表5提供了对应不同磁芯器件所能达到的输出功率能力。

设计表格中灰色的单元格[B48到B55]内可以直接输入磁芯及骨架参数。

磁芯尺寸	输出功率能力
EF12.6	3.3 W
EE13	3.3 W
EE16	6.1 W
EF20	11 W

表5. LYTSwitch-2设计中常用型号的输出功率能力

ENTER TRANSFORMER CORE/CONSTRUCTION VARIABLES			
Core Type			
Core	Auto	EF20	Enter Transformer Core.
Custom_Core			Enter Core name if selection on drop down menu is "Custom"
Bobbin		EF20_BOBBIN	Generic EF20_BOBBIN
AE		33.50 mm^2	Core Effective Cross Sectional Area
LE		44.90 mm	Core Effective Path Length
AL		1570.00 nH/tum^2	Ungapped Core Effective Inductance
BW		12.20 mm	Bobbin Physical Winding Width
M		0.00 mm	Safety Margin Width (Half the Primary to Secondary Creepage Distance)
L		3.00	Number of Primary Layers
NS		19.00	Number of Secondary Turns. To adjust Secondary number of turns change DCON

图9. 设计表格中的输入变压器磁芯/结构变量部分

对于要求在初级和次级之间进行安全隔离（但不使用三层绝缘线）的设计，需要在单元格[B55]中输入变压器骨架两侧的安全边距宽度（参数M）。通用输入设计通常需要6.2 mm的总边距宽度（在设计表格中输入3.1 mm）。对于垂直骨架，骨架两端的安全边距可以不是对称的。即使在实际制作变压器时只有一边有绝缘间距，但如果所要求的总边距宽度为6.2 mm，还是要输入3.1 mm。

输入初级绕组层数(L) [B56]。推荐的最大初级绕组层数为三层。层数越多，漏感就越大，这样会增大损耗。

变压器磁芯尺寸		
EE8	EF12.6	EI16
EE10	EF16	EI19
EE12.9	EF20	EI22
EE13	EFD10	EI25
EE26	EFD12	EEL16
EE16W	EFD15	EEL19
EE1616	EFD20	EEL22
EE19	EFD25	RM5
EE22	EPC13	RM6
EE25	EPC17	RM7
EEM12.4	EPC19	EE10/10

表6. LYTSwitch-2 PIXIs设计表格中提供的磁芯列表

NS是次级圈数。要想增加圈数，可增大D<sub>CON</sub> [B40]的值。

### 第5步 – 变压器设计的反复调整并生成主要变压器设计参数

反复调整设计，使得没有任何告警出现。如果有任何参数超出建议值的范围，右边相应的建议列内会给出消除此告警的指导方法。带有“Info”标记的消息提供有关可进一步优化的参数的信息。消除所有警告后，可使用此信息构建变压器。

#### 初级电感量, $L_{P(TYP)}$ , $L_{P(MIN)}$ ( $\mu\text{H}$ ), $L_{P(TOLERANCE)}$ (%)

主要的变压器电气参数分别为 $L_{P(TYP)}$ 、 $L_{P(MIN)}$  ( $\mu\text{H}$ )、 $L_{P(TOLERANCE)}$ 以及提供额定峰值输出功率( $V_o \times I_o$ )所需的最小初级电感量。

由于通常都是将初级电感量作为含公差的名义值提供给供应商，因此 $L_{P(TYP)}$ 值可通过以下公式计算得出：

$$L_{P(TYP)} = L_{P(MIN)} \times \left( 1 + \frac{L_{P(TOLERANCE)}}{100} \right)$$

其中， $L_{P(TOLERANCE)}$ 是百分比公差。如果没有输入相应的值，PIXIs将使用默认值7，表示公差为±7%的 $L_{P(TOLERANCE)}$ 。

#### 初级绕组圈数, $N_p$

此参数为初级绕组总圈数。

#### 开气隙后的磁芯等效电感量, $A_{Lg}$ ( $\text{nH}/\text{T}^2$ )

此参数是 $L_{P(MIN)}$ 的目标磁芯等效电感量，由 $A_{Lg}$ 的典型值乘以 $1 + (L_{P(TOLERANCE)}/100)$ 计算得出。

#### 目标磁通密度, $B_{M\_TARGET}$ (Gauss)

$B_{M\_TARGET}$ 表示工作磁芯磁通密度和AC磁通变化。使用最大值2600 (0.26 T)可以降低音频噪声。

DC INPUT VOLTAGE PARAMETERS			
VMIN		100.12 V	Minimum DC bus voltage
VMAX		374.77 V	Maximum DC bus voltage

图10. 设计表格中的直流输入电压参数部分

CURRENT WAVEFORM SHAPE PARAMETERS			
DMAX		0.43	Maximum duty cycle measured at VMIN
Iavg		0.12 A	Input Average current
IP		0.46 A	Peak primary current
IR		0.46 A	Primary ripple current
IRMS		0.20 A	Primary RMS current

图11. 设计表格中的电流波形参数部分

TRANSFORMER PRIMARY DESIGN PARAMETERS			
LPMIN		958.16 uH	Minimum Primary Inductance
LPTYP		1030.28 uH	Typical Primary inductance
LP_TOLERANCE		7.00 %	Tolerance in primary inductance
NP		59.00	Primary number of turns. To adjust Primary number of turns change BM_TARGET
ALG		295.97 nH/turn <sup>2</sup>	Gapped Core Effective Inductance
BM_TARGET		2600.00 Gauss	Target Flux Density
BM		2580.25 Gauss	Maximum Operating Flux Density (calculated at nominal inductance), BM < 2600 is recommended
BP		2956.08 Gauss	Peak Operating Flux Density (calculated at maximum inductance and max current limit), BP < 3100 is recommended
BAC		1290.13 Gauss	AC Flux Density for Core Loss Curves (0.5 X Peak to Peak)
ur		167.45	Relative Permeability of Ungapped Core
LG		0.13 mm	Gap Length (LG > 0.1 mm)
BWE		36.60 mm	Effective Bobbin Width
OD		0.62 mm	Maximum Primary Wire Diameter including insulation
INS		0.07 mm	Estimated Total Insulation Thickness (= 2 * film thickness)
DIA		0.55 mm	Bare conductor diameter
AWG		24 AWG	Primary Wire Gauge (Rounded to next smaller standard AWG value)
CM		406.37 Cmils	Bare conductor effective area in circular mils
CMA		2036.33 Cmils/A	!!! Info. CMA is on the higher side of recommendation but design will work. Consider reducing number of primary layers

图12. 设计表格中的变压器初级绕组设计参数部分

TRANSFORMER SECONDARY DESIGN PARAMETERS			
ISP		1.43 A	Peak Secondary Current
SRMS		0.64 A	Secondary RMS Current
IRIPPLE		0.56 A	Output Capacitor RMS Ripple Current
CMS		127.43 Cmils	Secondary Bare Conductor minimum circular mils
AWGS		29.00	Secondary Wire Gauge (Rounded up to next larger standard AWG value)

图13. 设计表格中的变压器次级绕组设计参数部分

**磁芯气隙长度,  $L_g$  (mm)**

$L_g$ 是磁芯气隙长度的估计值。通常不推荐对中心柱气隙磁芯使用小于0.1 mm的值, 因为这样会导致初级电感量公差增大。

**最大的初级绕组导线外径, OD (mm)**

此参数是可使初级绕组适合指定层数的最大导线外径。选择导线类型时, 我们推荐使用双层磁线(而不是单层磁线), 以便提高可靠性和降低初级电容容量(可降低空载输入功率)。

**初级绕组导线的裸线直径, DIA (mm)**

这是不带绝缘的导线的直径。

**初级绕组线规格, AWG**

此参数是四舍五入取第二小的标准美国线规的导线直径。

**初级绕组裸线等效面积, CM ( $C_{MILS}$ )**

CM是以圆密耳为单位的等效导线面积。


**初级绕组导线电流容量, CMA ( $C_{MILS}/A$ )**

CMA是以圆密耳/安培(1密耳=1/1000英寸)为单位的初级导线面积。如果测量到最差绕组温度(最大环境温度、最低交流输入电压、最大输出功率)且<100 °C(这满足Class A安全限值), 则可以接受低于最小推荐值200的取值。

### 第6步 – 输入级的选择

推荐的输入级如表7所示。输入级由熔断元件、输入整流及线滤波器网络组成。

熔断元件可以是可熔电阻，也可以是保险丝。如果选择使用可熔电阻，则推荐使用阻燃型电阻，并根据输入差模雷击测试要求选取绕线类型的电阻。避免使用金属膜或碳膜电阻，因为 $V_{AC\_MAX}$ 反复施加至电源时的浪涌电流很容易造成这类电阻损坏。



$R_{F1}$ : 8.2  $\Omega$ , 2 W, 可熔阻燃电阻

$L_{IN1}$ : 470  $\mu\text{H}$  – 4.7 mH, 0.05 A – 0.3 A

$L_{IN2}$ : 磁珠或470  $\mu\text{H}$  – 4.7 mH, 0.05 A – 0.3 A

$C_{IN1} + C_{IN2}$ :  $\geq 2 \mu\text{F}/W_{OUT}$ , 400 V, 90 VAC - 265 VAC

:  $\geq 2 \mu\text{F}/W_{OUT}$ , 200 V, 100 VAC - 115 VAC

:  $\geq 1 \mu\text{F}/W_{OUT}$ , 400 V, 180 VAC - 265 VAC

$D_{IN1-4}$ : 1N4007, 1 A, 1000 V

表7. 输入级选择推荐

### 第7步 – 旁路引脚电容、偏置绕组及反馈元件的选择

#### 旁路引脚电容

使用一个额定电压大于7 V的1  $\mu\text{F}$ 旁路引脚电容（图16中的C5）。电容的类型并不重要。但其绝对最小值（包括公差和温度）必须 $\geq 0.5 \mu\text{F}$ 。电容的摆放位置必须靠近LYTSwitch-2旁路引脚和源极引脚。

#### 外部偏置电路

添加偏置电路可以将空载输入功耗从 $\sim 200 \text{ mW}$ 降低到30 mW以下。

图16中所示的电源设计使用了由二极管D2、电容C6和电阻R6构成的偏置电路。如果输出电压低于8 V，需要另外添加变压器绕组，如图19所示。这样可以提供足够的电压，在所有条件下都能为偏置引脚供电。

添加的偏置绕组（从引脚2到引脚1）叠加在反馈绕组（从引脚4到引脚2）的顶部。二极管D6对输出进行整流，C5为滤波电容。建议使用一个1  $\mu\text{F}$ 电容，用于维持空载时低频率工作期间的偏置电压。电压额定值必须高于 $V_{BIAS}$ 的最大值。流入旁路引脚的推荐电流等于IC供电电流( $\sim 0.5 \text{ mA}$ )。R4的值根据下式计算得出：

$$R_4 = (V_{BIAS} - V_{BP}) / I_{S2}$$

VOLTAGE STRESS PARAMETERS			
VDRAIN		593.66 V	Maximum Drain Voltage Estimate (Assumes 20% clamping voltage tolerance and an additional 10% temperature tolerance)
PVRS		150.69 V	Output Rectifier Maximum Peak Inverse Voltage

图14. 设计表格中的电压应力参数部分

FINE TUNING			
RUPPER_ACTUAL		83.54 k-ohm	Actual Value of upper resistor (RUPPER) used on PCB
RLOWER_ACTUAL		8.56 k-ohm	Actual Value of lower resistor (RLOWER) used on PCB
Actual (Measured) Output Voltage (VDC)		30.00 V	Measured Output voltage from first prototype
Actual (Measured) Output Current (ADC)		0.30 Amps	Measured Output current from first prototype
RUPPER_FINE		83.54 k-ohm	New value of Upper resistor (RUPPER) in Feedback resistor divider. Nearest standard value is 84.5 k-ohms
RLOWER_FINE		8.56 k-ohm	New value of Lower resistor (RLOWER) in Feedback resistor divider. Nearest standard value is 8.66 k-ohms

图15. 设计表格中的微调部分




图16. 典型的5 W LYTSwitch-2反激式电源

其中， $V_{BIAS}$ （典型值10 V）为C5的电压， $I_{S2}$ （典型值0.55 mA）为IC供电电流， $V_{BP}$ （典型值6.4 V）为旁路引脚电压。参数 $I_{S2}$ 和 $V_{BP}$ 在LYTSwitch-2数据手册的参数表中有提供。二极管D6可以是低成本二极管，比如FR102、1N4148或BAV19/20/21。二极管电压应力可从设计表格的“反馈绕组参数”部分获得，该值是 $V_{FLY}$ 与 $V_{FOR}$ 值之和。

如果反馈绕组电压（设计表格中的 $V_{FLY}$ ）>10 V，则不需要额外的绕组。在本例中，可以将D6直接连接到变压器引脚2处反馈绕组，并省去引脚1与引脚2之间的偏置绕组。

### 反馈引脚电阻值

#### 初始值

电阻 $R_{UPPER}$ 和 $R_{LOWER}$ 组成一个电阻分压器网络，用于设定反馈(FB)引脚在内部MOSFET导通和关断期间的电压。

在恒压工作期间，控制器使用ON/OFF状态调节器调整输出电压。在内部MOSFET关断2.5  $\mu$ s后对反馈引脚电压进行采样。在轻载条件下，电流限流点会降低以减小变压器磁通密度，进而消除变压器音频噪声并保持高效率。

在恒流工作期间，反馈引脚电压发生变化时，会对开关频率进行调节，以提供恒流输出调节。在MOSFET导通期间，反馈引脚电压用于监测直流输入电压，进而降低整个输入电压范围内的恒流变化。

$R_{UPPER}$ 和 $R_{LOWER}$ 的初始值在单元格[D43]和[D44]中提供。原型构建完毕后，按照下述微调步骤对其进行测试，以确定最终的电阻值。为达到最佳效果，请使用最接近的1%值。将 $R_{UPPER}$ 和 $R_{LOWER}$ 放置到尽可能接近反馈引脚的位置。

### 微调反馈引脚值

构建好电源原型后，设计表格（图15）的“微调”部分可用来优化设计。在单元格[D103]和[D104]中分别输入用于反馈电阻 $R_{UPPER}$ 和 $R_{LOWER}$ 的实际值；在单元格[D105]和[D106]中分别输入在峰值输出功率下测量的电源输出电压和电流值。PIXIs数据表格将计算出 $R_{UPPER\_FINE}$ 和 $R_{LOWER\_FINE}$ 的反馈电阻值，以确定输出电压与电流的中心点。

序列号	类型	电压范围 (V)	电流额定值 (A)	封装
1N5817至1N5819	肖特基	20-40	1	引脚
SB120至SB1100	肖特基	20-100	1	引脚
1N5820至1N5822	肖特基	50-60	1	引脚
MBR320至MBR360	肖特基	20-40	3	引脚
SK12-L至SK110-L	肖特基	20-100	1	SMD
SK22-L至SK220-L	肖特基	20-200	2	SMD
SK1150-L至SK1200-L	肖特基	150-200	1	SMD
UF4002至UF4006	超快速	100-600	3	引脚
UF5401至UF5408	超快速	100-800	3	引脚
ES1A至ES1D	超快速	50-200	1	SMD
ES2A至ES2D	超快速	50-200	1	SMD
US1A至US1M	超快速	50-1000	1	SMD

表8. 可用于LYTSwitch-2设计的推荐二极管列表

### 第8步 – 输出二极管及假负载的选择

输出整流二极管应选择快速或超快速恢复PN结型或肖特基势垒型。

选择具有指定电压裕量(VR)的二极管。通常， $VR \geq 1.2 \times PIVs$ ，其中PIVs对应于PIXIs设计表格的“电压应力参数”部分。制作好原型后，使用示波器确认在 $VAC_{MAX}$ 情况下的实际二极管应力。

选择其连续额定值最接近 $2 \times I_O$ 的二极管，其中 $I_O$ 为输出电流。必要时，使用更大的二极管以满足散热或效率要求。

表8列出了一些可与LYTSwitch-2电路配合使用的适合的肖特基及超快速恢复二极管。

当在开关频率下对输出电压进行采样时，空载时将保持最小开关频率，以提供良好的动态负载响应。因此，如果电源能够在空载状态下工作，则有必要使用假负载电阻来防止输出电压在10 mW负载（见图16中的电阻R7）以下出现上升。选择一个可在额定输出电压下代表大约10 mW负载的值。例如，对于24 V输出，应使用57.6 kΩ的假负载电阻值。

对于在空载条件下输出电压会上升的设计，应选择假负载电阻值，以将输出电压控制在最大输出电压限值内。将空载条件下的电压上升最大值控制在低于正常输出电压的50%，可以降低因初级箝位及偏置绕组耗散增加而引起的输出功率。

### 第9步 – 选择输出电容和可选后级滤波器

选择电容电压应 $\geq 1.2 \times V_{O(MAX)}$ 。

使用以下最大允许等效串联阻抗(ESR)表达式来选择电容：

$$ESR_{MAX} = \frac{V_{RIPPLE(MAX)}}{I_{SP}}$$

其中， $V_{RIPPLE(MAX)}$ 是最大允许的输出纹波和噪声； $I_{SP}$ 是从设计数据表格的“变压器次级设计参数”部分得到的次级峰值电流。

绝对最小电容量（不受ESR影响）由以下表达式计算得出：

$$C_{OUT(MIN)} = \frac{I_{O(MAX)} \left( \frac{1}{F_S} - D_{CON} \right)}{V_{RIPPLE(MAX)}}$$

其中， $I_{O(MAX)}$ 是最大输出电流； $F_S$ 是开关频率； $D_{CON}$ 是输出二极管导通时间； $V_{RIPPLE(MAX)}$ 是最大允许输出纹波电压。

确认电容的纹波电流额定值大于或等于 $I_{RIPPLE}$ 值（从设计表格的“变压器次级设计参数”部分获得该值）。如果小于 $I_{RIPPLE}$ 值，请选择符合该要求的最小电容值。很多电容生产商提供了一个系数，当电容工作温度升高时，该系数会增大纹波额定电流额定值。此信息可用来减小电容尺寸。




常见初级箝位配置		
RCD	RCDZ (齐纳二极管泄放)	RDZ (齐纳二极管)
 <p style="text-align: center;">PI-5107-110308</p>	 <p style="text-align: center;">PI-7315-070814</p>	 <p style="text-align: center;">PI-5109-041308</p>
<p><math>D_{C1}</math>: 1N4007, 1 A, 1000 V</p> <p><math>R_{C1}</math>: 100 <math>\Omega</math> - 300 <math>\Omega</math>, 1/4 W</p> <p><math>C_{C1}</math>: 470 pF - 1000 pF</p> <p><math>R_{C2}</math>: 330 k<math>\Omega</math> - 680 k<math>\Omega</math>, 1/2 W</p>	<p><math>D_{C1}</math>: 1N4007, 1 A, 1000 V</p> <p><math>D_{C2}</math>: BZY97Cxxx (xxx = 90 V至120 V)</p> <p><math>R_{C1}</math>: 100 <math>\Omega</math> - 300 <math>\Omega</math>, 1/4 W</p> <p><math>R_{C2}</math>: 47 k<math>\Omega</math> - 150 k<math>\Omega</math>, 1/2 W</p> <p><math>C_{C1}</math>: 470 pF - 1000 pF</p>	<p><math>D_{C1}</math>: 1N4007, 1 A, 1000 V</p> <p><math>R_{C1}</math>: 100 <math>\Omega</math> - 300 <math>\Omega</math>, 1/4 W</p> <p><math>C_{C1}</math>: 470 pF - 1000 pF (可选)</p> <p><math>D_{C2}</math>: P6KExxx (xxx = 150 V至200 V)</p>

表9. 适合LYTSwitch-2设计的初级箝位配置

要减少输出电容的物理尺寸，可以使用一个输出LC后级滤波器来降低由与ESR引起的开关纹波。此时，选择一个1  $\mu$ H至3.3  $\mu$ H的电感，并且其电流额定值大于或等于 $I_o$ 。磁珠可用于 $I_o$ 小于约1 A的设计。次级侧电容通常为100  $\mu$ F或220  $\mu$ F，并且ESR较低，具有良好的动态响应。次级侧纹波电流不会经过此电容，因此对ESR或纹波电流无特别要求。

所需的输出电容也在两个电容之间划分。本设计中，总的纹波额定电流值等于各电容额定电流值的总和。

### 第10步 – 初级箝位元件的选择

表9中所示的三种常用箝位布局通常适合于LYTSwitch-2设计。

RCD配置成本最低。对于RCD和RCDZ型电路，减小 $C_{C1}$ 的值并增大 $R_{C2}$ 的值，同时应将峰值漏极电压控制在680 V以下。如果 $C_{C1}$ 的值较大，则箝位电压（影响反馈绕组采样电压）的稳定时间会更长，从而可能导致更高的输出纹波电压。

对于RDZ配置，可以选用 $C_{C1}$ 帮助恢复部分漏感能量。电阻 $R_{C1}$ 可以衰减振荡，应对其进行调谐以降低下冲（见设计技巧部分）和降低传导EMI。RCDZ电路保持RCD配置产生低EMI，并可降低空载输入功耗。由于流经齐纳二极管的电流被 $R_{C2}$ 限制在仅几毫安以内，因此应力极低，这样可以使用非TVS齐纳二极管，无需顾虑其可靠性。RDZ配置的空载功耗最低，但会产生较高的EMI，因此需要TVS型齐纳二极管（具有额定高瞬时功率）。

### 变压器绕组布局示例（采用E-Shields™技术）

完成PIXIs设计表格后，即可获得创建变压器设计所需的所有信息。本部分列出有关绕组顺序以及如何采用Power Integrations特有的E-Shield技术的一些实用设计技巧。采用屏蔽绕组，不仅可省去共模扼流圈，而且可降低初级侧和次级侧之间连接的Y级电容的值，甚至无需Y级电容，从而提高传导EMI性能并简化输入滤波级。参见图17和图18以了解参考绕组圈数(WD1)。




图17. 采用E-Shield (WD1)的典型变压器电路原理图




图18. 带屏蔽绕组的LYTSwitch-2变压器的典型绕制结构

**屏蔽绕组**

变压器的第一层是屏蔽绕组(WD1)。从PIXIs获得初级绕组圈数NP [D74]，然后除以层数L[D56]，得出圈数。将得出的圈数再除以2 ( $NSHEILD = 0.5 \times (NP/L)$ )。这样可得出起始值。请注意，屏蔽绕组的起始点(黑点)位于从初级绕组起始的骨架的另一侧。屏蔽绕组的末端是浮动的。选择与骨架宽度完全吻合的线规。

**初级绕组**

第二个绕组(WD2)是初级侧。从PIXIs中分别找到绕组圈数NP [D74]、层数L [E56]以及线规AWG [D86]。可使用1 mm的胶带层，通过降低变压器设计对制造差异的敏感性来改善EMI的可重复性。要将胶带宽度计算在内，请将1 mm的宽度值输入PIXIs设计表的[B55]单元格中。

**反馈绕组**

反馈绕组是骨架上的第三层绕组(WD3)。从PIXIs找到圈数NFB [D30]。要降低传导EMI干扰，此绕组必须完全覆盖骨架宽度。采用多股并绕绕组可实现上述目的，不过要想获得最佳线规和并绕股数，可能还需进行一些试验。出于可制造性方面的考虑，一般建议并绕股数不超过4股，因为多股并绕绕组是同时连接在单个骨架引脚上的。

**次级绕组**

最后一层绕组是次级绕组(WD4)。从PIXIs找到次级绕组圈数[D57]。在骨架一侧开始次级侧绕组，与反馈绕组的起始处在同一侧。选择与骨架绕组窗口宽度完全吻合的线规。建议次级绕组使用三层绝缘线，这样就无需使用胶带挡墙即可符合安全间距要求(通常为6 mm到6.2 mm)，还可减小所需的变压器磁芯尺寸。




图19. 带偏置电路的LYTSwitch-2反激式电源，空载输入功率更低且轻载效率更高。

带额外偏置绕组的变压器的示例

图20和21分别给出了需要偏置绕组的变压器的设计原理图和制作图表。

此类变压器，除其偏置绕组是插入初级绕组层与反馈绕组层之间外，其结构技术与不带偏置绕组的变压器是相同的。PIXIs的[D37]单元格中显示的数字(NB)是添加到反馈绕组上的额外线圈数。




图20. 带额外偏置绕组的变压器电路原理图




图21. 带额外偏置绕组的变压器以及屏蔽绕组结构图



**散热考量 (D和K封装)**

与源极引脚相连的铺铜区域提供散热。根据比较准确的预期功耗估算, LYTSwitch-2将耗散5%的输出功率。预留足够的铺铜区域, 使源极引脚温度维持在100 °C。

允许出现较高的温度, 但输出电流(CC)公差将会增大。

**次级和偏置环路面积**

要最大程度上降低反射走线电感和EMI, 连接次级绕组、输出二极管及输出滤波电容的环路区域面积应最小。此外, 与二极管的阴极和阳极连接的铜铂区域面积应足够大, 以便用来散热。阳极铺铜区域过大会增加高频辐射EMI, 因此最好在安静的阴极留有更大的铜铂区域。

设计偏置供电环路面积时采用相同的布局思路。

**静电放电火花隙**

一条走线位于其中一个AC线路输入端, 用于形成火花隙的一个电极。次级侧的另一个电极由输出返回节点形成。在发生浪涌时, 火花隙直接将大部分ESD能量从次级引回AC输入。从AC输入到火花隙电极的走线应与其他走线保持一定的间距, 以免造成损坏。在图22中, 如果去除R1和R2, 应在EMI滤波电感(L1和L2)之间设计额外的火花隙, 以防止在浪涌期间在电感上增加过多的电压, 并防止内部电弧造成的损坏。

**漏极箝位优化**

LYTSwitch-2通过检测隔离层的初级侧反馈绕组来调整输出。当内部MOSFET关闭时, 反馈绕组上的电压是次级绕组电压的反射。因此, 漏感引起的任何振荡都会影响对输出的调整。

优化漏极箝位以降低高频振荡, 能够实现最佳的电压调整。图24所示为要求的漏极电压波形。与图25相比, 波形则因为漏感引起的振荡呈现较大下冲。此振荡及影响将降低输出电压调整率。要减少此振荡(及其所引起的下冲), 可调节与箝位二极管并联的电阻的值。

**Y电容连接**

使用Y电容时, 推荐的变压器连接方式为大容量电容(+)输入端位于初级与次级输出绕组回路中, 如图26所示。不过, 在初级绕组中连接至大容量电容(-)并不罕见, 因此可遵循推荐的单点接地布局, 此时连接应直接位于输入滤波电容的负端子。

**快速设计校验**

对于任何使用LYTSwitch-2的电源设计, 都应经过全面测试以确保在最差条件下元件的规格没有超过规定范围。

**建议至少进行如下测试:**

- 最大漏极电压 – 检验峰值 $V_{DS}$ 在最高输入电压和最大输出功率时是否超过680 V。
- 漏极电流 – 在最高环境温度、最高和最低输入电压和最大输出负载情况下, 观察启动时的漏极电流波形, 检验是否出现变压器饱和的征兆和过多的前沿电流尖峰。LYTSwitch-2器件有一个前沿消隐时间, 可防止ON周期提前误关断, 但会将前沿尖峰控制在数据手册中规定的最大值以下。
- 热检查 – 在最大输出功率、最小和最大输入电压以及最高环境温度条件下, 检验LYTSwitch-2、变压器、输出二极管和输电容是否超过温度指标。应有足够的温度裕量以保证LYTSwitch-2器件不会因为零件与零件间 $R_{DS(ON)}$ 的差异而引起过热问题出现。要获得最佳调整效果, 建议源极引脚温度低于100°C。




图24. 具有最小漏感振荡下冲的理想漏极电压波形




图25. 具有较大漏感振荡下冲的不理想漏极电压波形




图26. 使用Y电容的输入电感器的正确位置

修订版本	注释	日期
A	初始版本。	12/14
B	删除了LYT2001D元件编号。更新版本换用了新的品牌风格。	09/15

### 了解最新信息, 请访问我们的网站: [www.power.com](http://www.power.com)

Power Integrations reserves the right to make changes to its products at any time to improve reliability or manufacturability. Power Integrations does not assume any liability arising from the use of any device or circuit described herein. POWER INTEGRATIONS MAKES NO WARRANTY HEREIN AND SPECIFICALLY DISCLAIMS ALL WARRANTIES INCLUDING, WITHOUT LIMITATION, THE IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE, AND NON-INFRINGEMENT OF THIRD PARTY RIGHTS.

### Patent Information

The products and applications illustrated herein (including transformer construction and circuits external to the products) may be covered by one or more U.S. and foreign patents, or potentially by pending U.S. and foreign patent applications assigned to Power Integrations. A complete list of Power Integrations patents may be found at [www.power.com](http://www.power.com). Power Integrations grants its customers a license under certain patent rights as set forth at <http://www.power.com/ip.htm>.

### Life Support Policy

POWER INTEGRATIONS PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF POWER INTEGRATIONS. As used herein:

1. A Life support device or system is one which, (i) is intended for surgical implant into the body, or (ii) supports or sustains life, and (iii) whose failure to perform, when properly used in accordance with instructions for use, can be reasonably expected to result in significant injury or death to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

The PI logo, TOPSwitch, TinySwitch, LinkSwitch, LYTSwitch, InnoSwitch, DPA-Switch, PeakSwitch, CAPZero, SENZero, LinkZero, HiperPFS, HiperTFS, HiperLCS, Qspeed, EcoSmart, Clampless, E-Shield, Filterfuse, FluxLink, StakFET, PI Expert and PI FACTS are trademarks of Power Integrations, Inc. Other trademarks are property of their respective companies. ©2015, Power Integrations, Inc.

### Power Integrations全球销售支持网络

#### 全球总部

5245 Hellyer Avenue  
San Jose, CA 95138, USA.  
Main: +1-408-414-9200  
Customer Service:  
Phone: +1-408-414-9665  
Fax: +1-408-414-9765  
e-mail: [usasales@power.com](mailto:usasales@power.com)

#### 中国 (上海)

Rm 2410, Charity Plaza, No. 88  
North Caoxi Road  
Shanghai, PRC 200030  
Phone: +86-21-6354-6323  
Fax: +86-21-6354-6325  
e-mail: [chinasales@power.com](mailto:chinasales@power.com)

#### 中国 (深圳)

17/F, Hivac Building, No. 2, Keji Nan  
8th Road, Nanshan District,  
Shenzhen, China, 518057  
Phone: +86-755-8672-8689  
Fax: +86-755-8672-8690  
e-mail: [chinasales@power.com](mailto:chinasales@power.com)

#### 德国

Lindwurmstrasse 114  
80337 Munich  
Germany  
Phone: +49-895-527-39110  
Fax: +49-895-527-39200  
e-mail: [eurosales@power.com](mailto:eurosales@power.com)

#### 印度

#1, 14th Main Road  
Vasanthanagar  
Bangalore-560052 India  
Phone: +91-80-4113-8020  
Fax: +91-80-4113-8023  
e-mail: [indiasales@power.com](mailto:indiasales@power.com)

#### 意大利

Via Milanese 20, 3rd. Fl.  
20099 Sesto San Giovanni (MI)  
Italy  
Phone: +39-024-550-8701  
Fax: +39-028-928-6009  
e-mail: [eurosales@power.com](mailto:eurosales@power.com)

#### 日本

Kosei Dai-3 Bldg.  
2-12-11, Shin-Yokohama,  
Kohoku-ku  
Yokohama-shi Kanagwan  
222-0033 Japan  
Phone: +81-45-471-1021  
Fax: +81-45-471-3717  
e-mail: [japansales@power.com](mailto:japansales@power.com)

#### 韩国

RM 602, 6FL  
Korea City Air Terminal B/D, 159-6  
Samsung-Dong, Kangnam-Gu,  
Seoul, 135-728, Korea  
Phone: +82-2-2016-6610  
Fax: +82-2-2016-6630  
e-mail: [koreasales@power.com](mailto:koreasales@power.com)

#### 新加坡

51 Newton Road  
#19-01/05 Goldhill Plaza  
Singapore, 308900  
Phone: +65-6358-2160  
Fax: +65-6358-2015  
e-mail: [singaporesales@power.com](mailto:singaporesales@power.com)

#### 台湾

5F, No. 318, Nei Hu Rd., Sec. 1  
Nei Hu Dist.  
Taipei 11493, Taiwan R.O.C.  
Phone: +886-2-2659-4570  
Fax: +886-2-2659-4550  
e-mail: [taiwansales@power.com](mailto:taiwansales@power.com)

#### 英国

Cambridge Semiconductor,  
a Power Integrations company  
Westbrook Centre, Block 5, 2nd Floor  
Milton Road  
Cambridge CB4 1YG  
Phone: +44 (0) 1223-446483  
e-mail: [eurosales@power.com](mailto:eurosales@power.com)